【文章內(nèi)容簡(jiǎn)介】 工 UART 串行通道。 ⑸內(nèi)部集成看門狗計(jì)時(shí)器，不再需要像 89C51 那樣外接看門狗計(jì)時(shí)器單元電路。 ⑹雙數(shù)據(jù)指示器。 ⑺電源關(guān)閉標(biāo)識(shí)。 方案二： C8051F005 單片機(jī)是完全集成的混合信號(hào)系統(tǒng)級(jí)芯片，具有與 AT89S51 兼容的微控制器的內(nèi)核，與 MCS51 指令集完全兼容。除了具有標(biāo)準(zhǔn) AT89S51 的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其他數(shù)字外設(shè)及功能部件。 方案選擇： 方案二中 C8051F005 芯片系統(tǒng)內(nèi)部結(jié)構(gòu) 復(fù)雜，不易控制，芯片成本高，對(duì)于本系統(tǒng)而言利用率低， AT89S51 芯片簡(jiǎn)單易控制，成本低，性能穩(wěn)定 ,因此采用方案一。 系統(tǒng)框圖 系統(tǒng) 的組成 低頻信號(hào)發(fā)生器系統(tǒng)主要由 CPU、 D/A 轉(zhuǎn)換電路、基準(zhǔn)電壓電路、電流 /電壓轉(zhuǎn)換電路、按鍵和波形指示電路、電源等電路組成。 其工作原理為當(dāng)分別每按下按鍵一次就會(huì)分別出現(xiàn)階梯 波、三角波、正弦波 。 資源分配 軟、硬件設(shè)計(jì)是設(shè)計(jì)中不可缺少的，為了滿足 功能和指標(biāo)的要求，資源分配如下 1．晶振采用 12MHZ； 2．內(nèi)存分配 P2 口與 DAC0832的 DI0DI7 數(shù)據(jù)輸入端相連 。 P2 口用來控制 DAC0832 的輸入寄存器選擇信號(hào) CS、輸入寄存器寫選通信號(hào) WR1 及 DAC 寄存器寫選通信 號(hào) WR2 和數(shù)據(jù)傳送信號(hào)XFER。 最小單片機(jī)系統(tǒng)設(shè)計(jì) AT89S5 功能特性概述 AT89S51 是一個(gè)低功耗，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 4k Bytes ISP(Insystem programmable)的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲(chǔ)器，器件采 用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處理器和 ISP Flash 存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的 鍵盤 AT89S51 波形指示 電源 A/D 轉(zhuǎn)換 基準(zhǔn)電壓 電流 /電壓轉(zhuǎn)換 輸出 7 AT89S51 可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。 AT89S51 具有如下特點(diǎn)： 40個(gè)引腳， 4k Bytes Flash 片內(nèi)程序存儲(chǔ)器， 128 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM）， 32 個(gè)外部雙向輸入 /輸出（ I/O）口， 5 個(gè)中斷優(yōu)先級(jí)2 層中斷嵌套中斷， 2 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè)全雙工串行通信口，看門狗（ WDT）電路，片內(nèi)時(shí)鐘振蕩器。 此外， AT89S51 設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過軟件設(shè)置省電模式。空閑模式下， CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 AT89S51 具有如下特點(diǎn)： 40個(gè)引腳， 4k Bytes Flash 片內(nèi)程序存儲(chǔ)器， 128 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM）， 32 個(gè)外部雙向輸入 /輸出（ I/O）口， 5 個(gè)中斷優(yōu)先級(jí)2 層中斷嵌套中斷， 2 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè)全雙工串行通信口，看門狗（ WDT）電路，片內(nèi)時(shí)鐘振蕩器。 此外， AT89S51 設(shè)計(jì)和配置了振蕩頻率可為 0Hz 并可通過軟件設(shè)置省電模式?？臻e模式下， CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 AT89S51 的引腳圖 實(shí)物圖如圖 32 所示 圖 32 AT89S51 的引腳圖 實(shí)物圖 主要特性 ： 8031 CPU 與 MCS51 兼容 ⑴ 4K 字節(jié)可編程 FLASH 存儲(chǔ)器 (壽命： 1000 寫 /擦循環(huán) ) ⑵ 全靜態(tài)工作： 0Hz24KHz ⑶ 三級(jí)程序存儲(chǔ)器保密鎖定 ⑷ 128*8 位內(nèi)部 RAM ⑸ 32 條可編程 I/O 線 ⑹ 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 8 ⑺ 6 個(gè)中斷源 ⑻ 可編程串行通道 ⑼ 低功耗的閑置和掉電模式 ⑽片內(nèi)振蕩器和時(shí)鐘電路 管腳說明 ： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P1口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH進(jìn)行校驗(yàn)時(shí)， P0輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出4 個(gè) TTL 門電流，當(dāng) P2口被寫“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口 輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O口，可接收輸出 4 個(gè) TTL 門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故 。 表 31 端口引腳圖 I/O 口作為輸入口時(shí)有兩種工作方式即所謂的讀端口 與讀引腳讀端口時(shí)實(shí)際上并不從外部讀入數(shù)據(jù)而是把端口鎖存器的內(nèi)容讀入到內(nèi)部總線經(jīng)過某種運(yùn)算或變換后再寫回到端口鎖存器只有讀端口時(shí)才真正地把外部的數(shù)據(jù)讀入到內(nèi)部總線上面圖中 9 的兩個(gè)三角形表示的就是輸入緩沖器 CPU將根據(jù)不同的指令分別發(fā)出讀端口或讀引腳信號(hào)以完成不同的操作這是由硬件自動(dòng)完成的不需要我們操心 1然后再實(shí)行讀引腳操作否則就可能讀入出錯(cuò)為什么看上面的圖如果不對(duì)端口置 1端口鎖存器原來的狀態(tài)有可能為 0Q端為 0Q^為 1加到場(chǎng)效應(yīng)管柵極的信號(hào)為 1該場(chǎng)效應(yīng)管就導(dǎo)通對(duì)地呈現(xiàn)低阻抗 ,此時(shí)即使引腳上輸入的信號(hào)為 1 也會(huì)因端口 的低阻抗而使信號(hào)變低使得外加的 1信號(hào)讀入后不一定是 1若先執(zhí)行置 1 操作則可以使場(chǎng)效應(yīng)管截止引腳信號(hào)直接加到三態(tài)緩沖器中實(shí)現(xiàn)正確的讀入由于在輸入操作時(shí)還必須附加一個(gè)準(zhǔn)備動(dòng)作所以這類 I/O口被稱為準(zhǔn)雙向口 89C51的 P0/P1/P2/P3口作為輸入時(shí)都是準(zhǔn)雙向口接下來讓我們?cè)倏戳硪粋€(gè)問題從圖中可以看出這四個(gè)端口還有一個(gè)差別除了 P1口外 P0P2P3口都還有其他的功能 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允 許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE禁止，置位無效。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器 取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部