【文章內(nèi)容簡介】 所生成的 ACE文件用于配置 FPGA和初始化 BRAM。 可編程 SoC開發(fā)工具概述 系統(tǒng) ACE文件生成器 59 ACE文件的生成方法 通過使用有效的程序或數(shù)據(jù)，初始化外部存儲器和啟動處理器。 EDK提供了工具命令語言（ Tool Command Language， Tcl）腳本 ，該腳本使用 XMD命令來生成 ACE文件。 注：也使用 MDM系統(tǒng)可以為 PowerPC、 MicroBlaze和 CortexA9產(chǎn)生 ACE文件。 可編程 SoC開發(fā)工具概述 系統(tǒng) ACE文件生成器 60 Flash存儲器編程器（ Flash Memory Programmer，F(xiàn)MP）編程解決方案被設(shè)計成通用的，面向不同的Flash硬件和布局。 可編程 SoC開發(fā)工具概述 Flash存儲器編程 器 61 格式修改工具（ Format Revision， revup）將已經(jīng)存在的 EDK工程更新到當前的版本。 格式修改工具只執(zhí)行格式的變化，對設(shè)計不進行更新。在應(yīng)用格式修改工具前，備份 MHS， MSS， XMP等文件。 當使用新版本的 EDK工具打開老版本的工程時，就會顯示版本管理向?qū)В?Version Management Wizard）。 當執(zhí)行格式修改后，調(diào)用版本管理向?qū)?。向?qū)峁┯嘘P(guān)設(shè)計中所使用的相關(guān) IP核的變化信息。如果可以使用新版本的 IP核，向?qū)?IP核升級到新的版本。 可編程 SoC開發(fā)工具概述 格式修改工具和版本管理向?qū)? 62 LibXil存儲器文件系統(tǒng)生成器（ LibXil Memory File System Generator， LibXil MFS）以文件句柄的形式提供對程序存儲器管理的能力。 設(shè)計人員可以建立目錄，并在目錄中存放不同文件。通過使用高級 C語言進行函數(shù)調(diào)用，來訪問文件系統(tǒng)。 可編程 SoC開發(fā)工具概述 LibXil存儲器文件系統(tǒng)生成器 63 平臺規(guī)范工具（ Platform Specification Utility）能夠自動產(chǎn)生建立 IP核的 MPD文件。 通過建立和導(dǎo)入外設(shè)向?qū)У膸椭軌蚴褂眠@個工具所提供的功能。 可編程 SoC開發(fā)工具概述 平臺規(guī)范工具 64 Zynq7000系列基于 Xilinx的 可擴展處理平臺Extensible Processing Platform， EPP）結(jié)構(gòu)，該結(jié)構(gòu)在單芯片內(nèi)集成了基于具有豐富特點的雙核 ARM CortexA9多核處理器的 處理系統(tǒng)（ Processing System， PS） 和Xilinx可編程邏輯（ Programmable Logic， PL） 。 雙核 ARM CortexA9多核 CPU是 PS的“心臟” ，其包含片上存儲器、外部存儲器接口和一套豐富的 I/O外設(shè)。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系列概述 65 基于最新的 高性能低功耗 （ High Performance Low Power， HPL）的 28nm、 高 k金屬柵極 （ Highk Metal Gate， HKMG）工藝。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系列工藝 66 ? FPGA的靈活性和可擴展性。 ? 專用集成電路（ ApplicationSpecific Integrated Circuit，ASIC） 相關(guān)的性能、功耗和易用性。 ? 專用標準產(chǎn)品（ AppciationSpecific Standard Product， ASSP）相關(guān)的性能、功耗和易用性。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000平臺特性 67 ? 汽車駕駛員輔助系統(tǒng)，駕駛員信息系統(tǒng)和娛樂系統(tǒng) ? 廣播級的攝像機 ? 工業(yè)的電機控制，工業(yè)組網(wǎng)和機器視覺 ? IP和智能相機 ? LTE的無線和基帶 ? 醫(yī)療診斷和成像 ? 多功能打印機 ? 視頻和夜視裝備 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000應(yīng)用領(lǐng)域 68 1. 將定制邏輯和軟件分別映射到 PL和 PS中。這樣就可實現(xiàn)獨一無二和差異化的系統(tǒng)功能。 帶有 PL的 PS的 EPP系統(tǒng)集成提供了兩片解決方案（比如：ASSP和 FPGA），從而達到了由于 I/O帶寬、松散耦合和功耗預(yù)算所不能達到的性能。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000優(yōu)點 69 2. 豐富的設(shè)計資源 Xilinx和他的合作伙伴為 Zynq7000提供了大量的軟 IP核模塊。來自 Xilinx的單機和 Linux設(shè)備驅(qū)動程序可用于 PS和 PL內(nèi)的外設(shè)。 此外 , Xilinx合作伙伴為 EPP平臺提供了其它操作系統(tǒng)和板級支持包 BSP。 ISE設(shè)計套件的嵌入式開發(fā)環(huán)境能夠為軟件、硬件和系統(tǒng)工程師進行快速的產(chǎn)品開發(fā)。同時，可以使用很多其它的第三方軟件開發(fā)工具 。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000優(yōu)點 70 3. PS內(nèi)的處理器總是最先啟勱，這樣允許以“軟件”為中心的方法，用亍系統(tǒng)的啟勱和 PL的配置。 可以將 PL配置成啟動過程的一部分或者在將來的某一點上進行配置。 此外， PL可以完全的重配置或者用于部分的、動態(tài)地可重配置（ Partional Reconfiguration， PR）。 PR允許動態(tài)配置 PL的一部分。這樣使得對設(shè)計進行動態(tài)的修改，比如：更新系數(shù)或者通過切換到一個新的算法，時分復(fù)用 PL資源。 這個能力用于模擬動態(tài)加載和卸載軟件模塊。 PL的配置數(shù)據(jù)作為比特流。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000優(yōu)點 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 72 處理系統(tǒng)（ Processing System， PS） ? 應(yīng)用處理器單元（ Application Processor Unit， APU） ? 存儲器接口 ? I/O外設(shè) ? 互聯(lián) Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 73 可編程邏輯（ Programmable Logic， PL） ? PL采用了 Xilinx的 7系列的 FPGA技術(shù) ? Artix7用于 Z7010/Z7020 ? Kintex7用于 Z7030和 Z7045 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 74 ? PL包含很多不同類型的資源 ? 可配置的邏輯塊（ Configurable Logic Block， CLB）。 ? 端口和寬度可配置的塊存儲器 BRAM。 ? 帶有 25x18乘法器、 48比特的累加器和預(yù)加法器的 DSP切片（ DSP48E1）。 ? 一個用戶可以配置的模擬 數(shù)字轉(zhuǎn)換器（ XADC）。 ? 時鐘管理單元（ Clock Management Tiles， CMT）。 ? 用于加密的帶有 256b AES的模塊和用于鑒別的帶有 SHA的模塊。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 75 緊密或者松散地耦合 通過使用多個接口和其它信號連在一起，可以實現(xiàn)超過 3000個連接。 設(shè)計者能在 PL結(jié)構(gòu)中有效地集成處理器可以訪問的、用戶所創(chuàng)建的硬件加速器和其它功能，并且可以訪問處理系統(tǒng)內(nèi)的存儲器資源 。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 76 PS的 I/O資源包含靜態(tài) /Flash存儲器接口 可以共享一個 54引腳的多路復(fù)用 I/O（ Multiplexed I/O,MIO）。Zynq7000器件也包含通過使用可擴展的多路復(fù)用 I/O（ Extended Multiplexed I/O， EMIO）使用 I/O的能力，這些 I/O是 PL域的一部分，用于大量的 PS的 I/O外設(shè)。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 77 系統(tǒng)包含很多類型的安全、測試和調(diào)試特性 Zynq7000 EPP能采用安全和不安全的方式啟動。 PL能使用安全和不安全的方式配置比特流。所有這些使用了 256位的三重數(shù)據(jù)加密和 SHA鑒別模塊，這些模塊是 PL的一部分。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 78 啟勱過程分為多個階段，最少包含啟勱 ROM和第一級的啟勱引導(dǎo)代碼（ FirstStage Boot Loader， FSBL）。 Zynq7000 EPP包含一個廠商可編程的啟動 ROM（用戶不可以訪問）。啟動 ROM確定啟動是否安全，執(zhí)行系統(tǒng)的初始化，讀模式引腳以確認用于引導(dǎo)啟動器件的設(shè)備，一旦完成，則執(zhí)行FSBL。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 79 當復(fù)位 Zynq7000系統(tǒng)后，系統(tǒng)自勱從所選擇的外部啟勱設(shè)備中按順序初始化系統(tǒng)，以及處理第一階段的啟勱引導(dǎo)程序。 在這個過程中根據(jù)需要，用戶配置 Zynq7000內(nèi)的 PS和 PL。可選擇 JTAG接口，使設(shè)計工程師能訪問 Zynq內(nèi)的 PS和 PL，用于對系統(tǒng)進行測試和調(diào)試。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 80 設(shè)計者可以選擇關(guān)閉 PL一側(cè)的電源，用亍降低功耗。此外，可以勱態(tài)地降低或者關(guān)閉 PS內(nèi)的時鐘，以進一步的降低功耗 Zynq7000平臺支持 ARM所提供的休眠模式，以消耗最小的功率。當某個事件發(fā)生時，仍然可以喚醒它。 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 81 Xilinx可擴展處理平臺導(dǎo)論 Zynq7000系統(tǒng)的功能塊構(gòu)成 注意： Zynq7000內(nèi)各個元素的描述是從 PS的角度出發(fā)的。比如：在 PS上一個到 PL的通用從接口，表示主設(shè)備在 PL。一個高性能的從接口表示高性能的主設(shè)備存在于 PL中。一個通用的主接口表示 PS是主設(shè)備，從設(shè)備存在于 PL中。 82 應(yīng)用處理器單元 APU提供了很多的高性能特性和標準兼容的能力。 ? 實時運行的選項，允許單個處理器，非對稱或者對稱的多處理（ Symmetrical Multiprocessing， SMP）配置。 ? ARM V7 ISA：標準的 ARM指令集和 Thumb2， Jazelle RTC和 Jazelle DBX JAVA加速。 ? 每個核有 NEON 128位 SIMD協(xié)處理器和 VFPv3。 雙核 ARM CortexA9 多核處理器 CPU（ ARM V7） Zynq7000系統(tǒng)的功能塊構(gòu)成 應(yīng)用處理單元 APU 83 ? 每個核包含帶有校驗的 32KB的指令和 32KB的數(shù)據(jù) L1高速緩存。 ? 帶有校驗的 512KB的共享 L2高速緩存。 ? 私有定時器和看門狗定時器。 Zynq7000系統(tǒng)的功能塊構(gòu)成 應(yīng)用處理單元 APU 84 系統(tǒng)特性 ? 一組不同的控制器用來控制 PS的行為。 ? 后面會詳細的介紹寄存器映射。 ? 偵測控制單元（ Snoop Control Unit， SCU）包含了 L1和 L2的一致性。 ? 系統(tǒng)級的控制寄存器（ SystemLevel Control Registers, SLCRs） Zynq7000系統(tǒng)的功能塊構(gòu)成 應(yīng)用處理單元 APU 85 ? 從 PL（主設(shè)備）到 PS（從設(shè)備）的加速器一致性端口（ Accelerator Coherency Port， ACP） ? 64比特的高級可擴展（ Advanced Extended Interface， AXI）從端口。 ? 能訪問 L2和片上存儲器（ OnChip Memory， OCM）。 ? 交易和 L1與 L2保持數(shù)據(jù)一致性。 Zynq7000系統(tǒng)的功能塊構(gòu)成 應(yīng)用處理單元 APU 86 ? 帶有校驗的 256KB的 OCM ? 雙端口。 ? CPU、 PL和中央互聯(lián)可以訪問。 ? L2級，但不可以緩存。 Zynq7000系統(tǒng)的功能塊構(gòu)成 應(yīng)用處理單元 APU ? DMA控制器 用于 PS的 4通道（存儲器復(fù)制從 /到系統(tǒng)內(nèi)的任何存儲器） 用于 PL的 4通道（存儲器到 PL， PL到存儲器） 87 ? 通用的中斷控制器（ General Interrupt Controller， GIC） ? 各自中斷屏蔽和中斷