freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

10783-數(shù)字系統(tǒng)設(shè)計(jì)與pld應(yīng)用技術(shù)(編輯修改稿)

2025-08-09 20:21 本頁面
 

【文章內(nèi)容簡(jiǎn)介】 “識(shí)記”層次。 參數(shù),要求達(dá)到“識(shí)記”層次。 向量,要求達(dá)到“識(shí)記”層次。 運(yùn)算符,要求達(dá)到“理解”層次。第六章 Verilog行為語句 一、課程內(nèi)容 過程語句塊語句賦值語句條件語句循環(huán)語句編譯指示語句任務(wù)與函數(shù) 順序執(zhí)行與并發(fā)執(zhí)行二、學(xué)習(xí)目的與要求本章介紹的是Verilog行為 ,要求掌握Verilog語言里的各種不同語句的用法。三、考核知識(shí)點(diǎn)與考核要求過程語句(initial、always),其中initial要求達(dá)到“識(shí)記”層次。always要求達(dá)到“理解”層次。塊語句(beginend、forkjoin),其中beginend要求達(dá)到“理解”層次。forkjoin要求達(dá)到“識(shí)記”層次。賦值語句(assign、=、=),要求達(dá)到“理解”層次。條件語句(ifelse、case、casez、casex),要求達(dá)到“理解”層次。循環(huán)語句(for、forever、repeat、while),要求達(dá)到“理解”層次。編譯指示語句(`define、`include、`ifdef、`else、`endif),要求達(dá)到“識(shí)記”層次。任務(wù)(task)與 函數(shù)(function),要求達(dá)到“識(shí)記”層次。順序執(zhí)行與并發(fā)執(zhí)行,其中并發(fā)執(zhí)行l(wèi)要求達(dá)到“識(shí)記”層次。順序執(zhí)行要求達(dá)到“理解”層次。順序執(zhí)行的例子,要求達(dá)到“應(yīng)用”層次。第七章 Verilog設(shè)計(jì)的層次與風(fēng)格 一、課程內(nèi)容結(jié)構(gòu)(Structural)描述行為(Behavioural)描述基本組合電路設(shè)計(jì)基本時(shí)序電路設(shè)計(jì)二、學(xué)習(xí)目的與要求通過本章學(xué)習(xí),要求掌握Verilog語言設(shè)計(jì)幾種常用的描述方法,并能夠編寫基本組合邏輯電路的設(shè)計(jì)程序和時(shí)序邏輯電路的設(shè)計(jì)程序。三、考核知識(shí)點(diǎn)與考核要求Verilog設(shè)計(jì)的層次,要求達(dá)到“識(shí)記”層次。結(jié)構(gòu)(Structural)描述,要求達(dá)到“識(shí)記”層次。 行為描述的特點(diǎn),要求達(dá)到“識(shí)記”層次。 門元件的調(diào)用,要求達(dá)到“理解”層次。行為描述的應(yīng)用,要求達(dá)到“應(yīng)用”層次。 例:行為描述的1位全加器數(shù)據(jù)流描述特點(diǎn),要求達(dá)到“識(shí)記”層次。 例:數(shù)據(jù)流描述的1位全加器,要求達(dá)到“應(yīng)用”層次。第八章 Verilog設(shè)計(jì)進(jìn)階 一、課程內(nèi)容 加法器設(shè)計(jì)乘法器數(shù)字跑表 實(shí)用多功能數(shù)字鐘 二、學(xué)習(xí)目的與要求通過本章學(xué)習(xí),要求能夠利用Verilog語言設(shè)計(jì)幾種常用的數(shù)字系統(tǒng),為今后的系統(tǒng)設(shè)計(jì)打下一個(gè)良好的基礎(chǔ)。三、考核知識(shí)點(diǎn)與考核要求加法器設(shè)計(jì),要求達(dá)到“應(yīng)用”層次。乘法器,要求達(dá)到“理解”層次。數(shù)字跑表,要求達(dá)到“應(yīng)用”層次。 設(shè)計(jì)一個(gè)可預(yù)置的16進(jìn)制計(jì)數(shù)器,要求達(dá)到“應(yīng)用”層次。實(shí)用多功能數(shù)字鐘,要求達(dá)到“應(yīng)用”層次。實(shí)踐環(huán)節(jié)一、 類型課程實(shí)驗(yàn)二、考核目的與要求
通過上機(jī)及使用EDA實(shí)驗(yàn)開發(fā)系統(tǒng),加深對(duì)課程內(nèi)容的理解,增加感性認(rèn)識(shí),提高Verilog HDL軟件設(shè)計(jì)、編寫及程序調(diào)試能力。
要求所編的程序能正確運(yùn)行,并提交實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)報(bào)告的基本要求為:
需求分
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1