【文章內容簡介】 院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）　　模式 1 的功能特點：采用查詢或者中斷控制的輸入或輸出傳送；PA 端口編程為模式 1 傳送后，要占用 PC 端口的部分資源； PB 端口編程為模式 1 傳送后，也要占用 PC 端口的部分資源； PC 端口的剩余資源仍然可以獨立操作。(3)傳送模式 2只有 PA 端口可以編程設置為模式 2 傳送。這是采用中斷或者查詢控制的分時輸入和輸出的雙向傳送方式。模式 2 傳送的工作原理結合模式 1 的輸入和輸出原理來分析和理解。CPU 響應模式 2 的中斷請求后，還要測試 OBF 信號和 IBF信號，以便確定是輸出中斷還是輸入中斷?！纹瑱C 8255A 口輸出信號接信號燈由于發(fā)光二極管為共陽極接法，輸出端口為低電平，對應的二極管發(fā)光，所以可以用置位方法點亮紅、綠、黃發(fā)光二極管，8255A 口輸出信號電路圖如圖 28。圖 28　8255A 口輸出信號電路圖大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）　單片機 8255A 輸出信號與數(shù)碼管的連接LED 燈的顯示原理：通過同名管腳上所加電平的高低來控制發(fā)光二極管是否點量而顯示不同的字形如 SP，g...a 管角上加上 7FH 所以 sp 上為 0 伏，不亮其余為 TTL 高電平，全亮則顯示為 8，采用共陰級連接 ［6］ 。其與數(shù)碼管的連接的電路圖如圖 29。圖 29　8255A 與數(shù)碼管的連接的電路圖　單片機 8255A 與 AT80C51 的連接單片機 8255A 與 AT80C51 的連接如圖 210。圖 210　單片機 8255A 與 AT80C51 的連接圖大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）用 AT80C51 的 P0 口的 P07 連接 8255A 的片選信號 CS 我們用 AT80C51 的地址采用全譯碼方式，當 p07 =0 時片選有效，其他無效， p01 用于選擇 8255A端口 ［6］ 。P07 P 06 P 05 P 04 P 03 P 02 P01 P00A7 A6 A5 A4 A3 A2 A1 A01 x x x x x 0 0 00H 為 8255A 的 PA口1 x x x x x 0 1 01H 為 8255A 的 PB 口1 x x x x x 1 0 02H 為 8255A 的 PC 口1 x x x x x 1 1 03H 為 8255A 的控制口由于 AT80C51 是分時對 8255A 和儲存器進行訪問所以 AT80C51 的 P0 口不會發(fā)生沖突?！℃i存器 74LS164 簡介74LS164 引腳定義如圖 211 所示，其真值表如表 24 所示，其功能是將外部輸入的串行數(shù)據(jù)轉化為 8 位的并行數(shù)據(jù)輸出具有鎖寸功能。A 、B 端為串行數(shù)據(jù)輸入端，QA ~ QH 為數(shù)據(jù)輸出端，CLK 為外部時鐘輸入端，CLR 為清零端。圖 211　74LS164 引腳圖表 24 74LS164 真值表輸入 輸出CLEAR CLOCK A B QA QB…… QHL X X X L L LH L X X QA0 QB0 QH0H ↑ H H H QAn QGnH ↑ L X L QAn QGn大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）H ↑ X L L QAn QGn　可編程電路 X5045X5045 是一種集看門狗、電壓監(jiān)控和串行 EEPROM 三種功能于一身的可編程電路。這種組合設計減少了電路對電路板空間的需求。X5045 中的看門狗對系統(tǒng)提供了保護功能。當系統(tǒng)發(fā)生故障而超過設置時間時，電路中的看門狗將通過RESET 信號向 CPU 作出反應。X5045 提供了三個時間值供用戶選擇使用。它所具有的電壓監(jiān)控功能還可以保護系統(tǒng)免受低電壓的影響，當電源電壓降到允許范圍以下時，系統(tǒng)將復位，直到電源電壓返回到穩(wěn)定值為止。X5045 的存儲器與CPU 可通過串行通信方式接口，共有 4096 個位，可以按 512 x 8 個字節(jié)來放置數(shù)據(jù) ［7］ 。X5045 的引腳的介紹：S/WDI：片選輸入/看門狗復位輸入；SO：串行輸出； WP：寫保護輸入； SCK：同步時鐘輸入； SI：串行輸入；RESET：復位輸出；Vss：接地；Vcc：電源。 圖212　X5045引腳圖　電壓監(jiān)視工作時，X5045 對 VCC 電平進行監(jiān)測，若電源電壓跌落至預置的最小 Vtrip以下時，系統(tǒng)即確認 RESET，從而避免微處理器在電源失效或斷開的情況下工作。當 RESET 被確認后，該 RESET 信號將一直保持有效，直到電壓跌到低于 1V。而當 VCC 返回并超過 Vtrip 達 200ms 時，系統(tǒng)重新開始工作?！】撮T狗定時器大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）看門狗定時器的作用是通過監(jiān)視 WDI 輸入來監(jiān)視微處理器是否激活。由于微處理器必須周期性的觸發(fā) CS/WDI 引腳以避免 RESET 信號激活而使電路復位，所以 CS/WDI 引腳必須在看門狗超時時間終止之前受到由高至低信號的觸發(fā)。當看門狗周期超時時的選擇，見表 25。表25　看門狗的超時周期選擇　串行存儲器器件存儲器部分是帶塊鎖保護的 CMOS 串行 EEPROM 陣列，陣列的內部組織是 x8 位。X5045 可提供最少為 1000,000 次擦寫和 100 年的數(shù)據(jù)保存期，并具有串行外圍接口(SPI)和軟件協(xié)議的特點，允許工作在簡單的四總線上。X5045 主要是通過一個 8 位的指令寄存器來控制器件的工作，其指令代碼通過 SI 輸入端(MSB 在前)寫入寄存器。表 26 所列為 X5045 的指令格式及其操作。表26 X5045的指令格式及其操作指令名稱 指令格式 操 作WREN 00000110 設置寫使能鎖存器(使能寫操作)WRDI 00000100 復位寫使能鎖存器(禁止寫操作)RSDR 00000101 讀狀態(tài)寄存器WRSR 00000001 寫狀態(tài)寄存器(看門狗和快鎖)READ 0000A800 從選定的地址開始度存儲器陣列的數(shù)據(jù)WRITE 0000A8010 從選下的地址開始寫入數(shù)據(jù)至存儲器陣列(1 至16字節(jié))　時鐘和數(shù)據(jù)時序當 CS 變低以后，SI 線上的輸入數(shù)據(jù)在 SCK 的第一個上升沿時被鎖存。而SO 線上的數(shù)據(jù)則由 SCK 的下降沿輸出。用戶可以停止時鐘，然后再啟動它，以便在它停止的地方恢復操作。在整個工作期間，CS 必須為低 ［8］ 。狀態(tài)寄存器WD1 WD0看門狗超時周期（典型值）00110101600毫秒200毫秒禁止大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）圖 213　發(fā)送時序圖大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）　狀態(tài)寄存器狀態(tài)寄存器包含四個非易失性狀態(tài)位和兩個易失性狀態(tài)位。控制位用于設置看門狗定時器的操作和存儲器的塊鎖保護。狀態(tài)寄存器的格式如表 27(缺省值為00H)。表27　狀態(tài)寄存器格式7 6 5 4 3 2 1 00 0 WD1 WD0 BL1 BL0 WEL WIP其中：WIP(WriteInProgress)位是易失性只讀位，用于指明器件是否忙于內部非易失性寫操作。WIP 位可用 RDSR 指令讀出。當該位為“1”時，表示非易失性寫操作正在進行；為“0”時，表示沒有進行寫操作。WEL(Write Enable Latch)位用于指出“寫使能”鎖存的狀態(tài)。WEL=1 時，表示鎖存被設置；WEL=0表示鎖存已復位。WEL 位是易失性只讀位。可以用 WREN 指令設置 WEL 位；用 WRDI 指令復位 WEL 位。用 BLO，BL1(Block Lock)位可設置塊鎖存保護的范圍。任何被塊鎖保護的存儲器都只能讀出不能寫入。這兩個非易失性位可用WRSR 指令來編程 ,，并允許用戶保護 EEPROM 陣列的 1/1/2 、全部或 0［9］ 。WD0、WD1(Watchdog Timer) 位用于選擇看門狗的超時周期。當用CS選中器件后，送8 位RDSR指令，并由CLK信號觸發(fā)即可將狀態(tài)寄存器的內容從SO線上讀出。而在寫狀態(tài)寄存器時，應先將CS 拉低，然后送WREN指令，再拉高CS。然后再次拉低 CS，最后送入WREN指令及對應于狀態(tài)寄存器內容的8 位數(shù)據(jù)即可。該操作由 CS變高結束。WEL位及WP引腳的狀態(tài)對器件內的存儲器及狀態(tài)寄存器各部分保護的影響 ［9］ ，如表28。表28　WREN命令和/WP引腳狀態(tài)寄存器的影響存儲器快WREN命令（WEL）期間引腳（WP） 保護區(qū) 不保護區(qū)狀態(tài)寄存器（ ）0X1X01保護保護保護保護保護可寫入保護保護可寫入　本章小結本章主要運用單片機 AT80C51 與 8255A 進行連接，主要介紹 AT80C51 單片機包含中央處理器、程序存儲器(ROM)、數(shù)據(jù)存儲器(RAM)、定時/ 計數(shù)器、并行大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）接口、串行接口和中斷系統(tǒng)等幾大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線的基礎知識，以及介紹 AT80C51 各引腳的功能。同時介紹 8255A 可編程并行接口電路內外結構的介紹以及工作模式，并介紹 8255A 與各個器件的連接。同時對鎖存器 74LS16可編程電路 X504時鐘和數(shù)據(jù)時序、狀態(tài)寄存器進行了簡單的介紹。大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）第 3 章　單元電路模塊設計　LED 數(shù)碼管顯示電路在單片機應用系統(tǒng)中，數(shù)碼管顯示常用兩種方法：靜態(tài)顯示和動態(tài)掃描顯示。所謂靜態(tài)顯示，就是每一個顯示器都要占用單獨的具有鎖存功能的 I/O 接口用于筆劃段字形代碼。這樣單片機只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時，再發(fā)送新的字形碼，因此，使用這種方法單片機中 CPU 的開銷小，可以提供單獨鎖存的 I/O 接口電路很多 ［10］ 。所以本設計采用串并轉換電路 74LS164 的靜態(tài)顯示電路。其電路圖如圖 31。 圖 31　數(shù)碼管顯示靜態(tài)驅動電路圖AT80C51 單片機串行口方式 0 為移位寄存器方式，外接 2 片 74LS164 作為 2位 LED 顯示器的靜態(tài)顯示接口，把 AT80C51 的 RXD 作為數(shù)據(jù)輸出線，TXD 作為移位時鐘脈沖。74LS164 為 TTL 單向 8 位移位寄存器，可實現(xiàn)串行輸入，并行輸出。其中 A、B(第 2 腳)為串行數(shù)據(jù)輸入端， 2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。T(第 8 腳)為時鐘輸入端，可連接到串行口的TXD 端。每一個時鐘信號的上升沿加到 T 端時，移位寄存器移一位，8 個時鐘脈沖過后，8 位二進制數(shù)全部移入 74LS164 中。R(第 9 腳)為復位端，當 R=0 時，移位寄存器各位復 0，只有當 R=1 時，時鐘脈沖才起作用。Q1...Q8(第 36 和 1013 引腳) 并行輸出端分別接 LED 顯示器的 hg…a 各段對應的引腳上 ［10］ 。在給出了8 個脈沖后，最先進入 74LS164 的第一個數(shù)據(jù)到達了最高位，然后如果再來一個脈沖，第一個脈沖就會從最高位移出。設計中的 2 片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當輸入 8 個脈沖時，從單片機 RXD 端輸出的數(shù)據(jù)就進入到了第一片 74LS164 中了，而當?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣首先送出的數(shù)據(jù)被送到大慶石油學院華瑞學院本科畢業(yè)生畢業(yè)設計（論文）了右面的 164 中，后送入的則在左面的 164 中，其字形碼如表 31。表 31　共陰極 LED 數(shù)碼管字形碼表數(shù)據(jù)位 D7 D6 D5 D4 D3 D2 D1 D0筆段位 A B C D E F G H 字形碼 0 0 1 1 1 1 1 1 0 7EH1 0 0 0 1 0 0 1 0 12H2 1 0 1 1 1 1 0 0 BCH3 1 0 1 1 0 1 1 0 B6H4 1