數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(編輯修改稿)
2025-07-27 01:22 本頁面
【文章內(nèi)容簡介】 09轉(zhuǎn)換時間為128μs，相當(dāng)于6MHz的MCS51單片機(jī)共64個機(jī)器周期?？蓳?jù)此設(shè)計(jì)一個延時子程序，A/D轉(zhuǎn)換啟動后即調(diào)用此子程序，延遲時間一到，轉(zhuǎn)換肯定已經(jīng)完成了，接著就可進(jìn)行數(shù)據(jù)傳送。 ?。?）查詢方式：A/D轉(zhuǎn)換芯片由表明轉(zhuǎn)換完成的狀態(tài)信號，例如ADC0809的EOC端。因此可以用查詢方式，測試EOC的狀態(tài)，即可確認(rèn)轉(zhuǎn)換是否完成，并接著進(jìn)行數(shù)據(jù)傳送。 ?。?）中斷方式：把表明轉(zhuǎn)換完成的狀態(tài)信號（EOC）作為中斷請求信號，以中斷方式進(jìn)行數(shù)據(jù)傳送。 不管使用上述哪種方式，只要一旦確定轉(zhuǎn)換完成，即可通過指令進(jìn)行數(shù)據(jù)傳送。首先送出口地址并以信號有效時，OE信號即有效，把轉(zhuǎn)換數(shù)據(jù)送上數(shù)據(jù)總線，供單片機(jī)接受。 ADC0809與系統(tǒng)連接模擬量輸入通道選擇通道0，即ADDA、ADDB、ADDC引腳直接接地。參考電平和供電電源選擇5V。ALE和START引腳連接在一起，接到8253的OUT0引腳，在8253工作方式2下，控制這0809的采樣間隔時間。，模數(shù)轉(zhuǎn)換完成后，EOC引腳變成高電平，OE端允許輸出，把轉(zhuǎn)換結(jié)果通過D0D7數(shù)據(jù)輸出端和8255的PA口相連，與系統(tǒng)連接如圖46圖46 0809與系統(tǒng)連接圖 單片機(jī)89C51的引腳圖與功能介紹圖47 單片機(jī)89C51引腳圖引腳說明：⑴ VCC：電源電壓⑵ GND:地⑶ P0口：P0口是一組8位漏極開路型雙向I/O口，作為輸出口用時，每個引腳能驅(qū)動8個TTL邏輯門電路。當(dāng)對0端口寫入1時，可以作為高阻抗輸入端使用。當(dāng)P0口訪問外部程序存儲器或數(shù)據(jù)存儲器時，它還可設(shè)定成地址數(shù)據(jù)總線復(fù)用的形式。在這種模式下，P0口具有內(nèi)部上拉電阻。在Flash編程時，P0口接收指令字節(jié)，同時輸出指令字節(jié)在程序校驗(yàn)時。程序校驗(yàn)時需要外接上拉電阻。⑷ P1口：P1口是一帶有內(nèi)部上拉電阻的8位雙向I/O口。P1口的輸出緩沖能接受或輸出4個TTL邏輯門電路。當(dāng)對P1口寫1時，它們被內(nèi)部的上拉電阻拉升為高電平，此時可以作為輸入端使用。當(dāng)作為輸入端使用時，P1口因?yàn)閮?nèi)部存在上拉電阻，所以當(dāng)外部被拉低時會輸出一個低電流（IIL）。⑸ P2口：P2是一帶有內(nèi)部上拉電阻的8位雙向的I/O端口。P2口的輸出緩沖能驅(qū)動4個TTL邏輯門電路。當(dāng)向P2口寫1時，通過內(nèi)部上拉電阻把端口拉到高電平，此時可以用作輸入口。作為輸入口，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出電流（IIL）。P2口在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如MOVX ＠ DPTR）時，P2口送出高8位地址數(shù)據(jù)。在這種情況下，P2口使用強(qiáng)大的內(nèi)部上拉電阻功能當(dāng)輸出1時。當(dāng)利用8位地址線訪問外部數(shù)據(jù)存儲器時（例MOVX ＠R1），P2口輸出特殊功能寄存器的內(nèi)容。當(dāng)Flash編程或校驗(yàn)時，P2口同時接收高8位地址和一些控制信號。⑹ P3口：P3是一帶有內(nèi)部上拉電阻的8位雙向的I/O端口。P3口的輸出緩沖能驅(qū)動4個TTL邏輯門電路。當(dāng)向P3口寫1時，通過內(nèi)部上拉電阻把端口拉到高電平，此時可以用作輸入口。作為輸入口，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出電流（IIL）。P3口同時具有AT89C51的多種特殊功能，具體如下表31所示。表41 P3口的第二功能端口引腳第二功能RXD (串行輸入口)TXD（串行輸出口） (外部中斷0)（外部中斷1）T0（定時器0）T1（定時器1）（外部數(shù)據(jù)存儲器寫選通）（外部數(shù)據(jù)存儲器都選通）⑺ RST:復(fù)位輸入。當(dāng)振蕩器工作時，RST引腳出現(xiàn)兩個機(jī)器周期的高電平將使單片機(jī)復(fù)位。⑻ ALE/:當(dāng)訪問外部存儲器時，地址鎖存允許是一輸出脈沖，用以鎖存地址的低8位字節(jié)。當(dāng)在Flash編程時還可以作為編程脈沖輸出（）。一般情況下，ALE是以晶振頻率的1/6輸出，可以用作外部時鐘或定時目的。但也要注意，每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。⑼ ：程序存儲允許時外部程序存儲器的讀選通信號。當(dāng)AT89C52執(zhí)行外部程序存儲器的指令時，每個機(jī)器周期兩次有效，除了當(dāng)訪問外部數(shù)據(jù)存儲器時，將跳過兩個信號。⑽ /VPP:外部訪問允許。為了使單片機(jī)能夠有效的傳送外部數(shù)據(jù)存儲器從0000H到FFFH單元的指令，必須同GND相連接。需要主要的是，如果加密位1被編程，復(fù)位時EA端會自動內(nèi)部鎖存。當(dāng)執(zhí)行內(nèi)部編程指令時，應(yīng)該接到VCC端。⑾ XTAL1：振蕩器反相放大器以及內(nèi)部時鐘電路的輸入端。⑿ XTAL2：振蕩器反相放大器的輸出端。 8255并行口芯片基本組成及工作原理8255是Intel公司生產(chǎn)的可編程并行I/O接口芯片，有3個8位并行I/O口。具有3個通道3種工作方式的可編程并行接口芯片（40引腳）。 其各口功能可由軟件選擇，使用靈活，通用性強(qiáng)。8255可作為單片機(jī)與多種外設(shè)連接時的中間接口電路。8255作為主機(jī)與外設(shè)的連接芯片，必須提供與主機(jī)相連的3個總線接口，即數(shù)據(jù)線、地址線、控制線接口。同時必須具有與外設(shè)連接的接口A、B、C口。由于8255可編程,所以必須具有邏輯控制部分?！D48 8255芯片管腳圖 8255的內(nèi)部結(jié)構(gòu)⑴ 數(shù)據(jù)總線緩沖器：這是一個雙向三態(tài)的8位數(shù)據(jù)緩沖器，它是8255A與微機(jī)系統(tǒng)數(shù)據(jù)總線的接口。輸入輸?shù)臄?shù)據(jù)、CPU輸出的控制字以及CPU輸入的狀態(tài)信息都是通過這個緩沖器傳送的。⑵ 三個端口A，B和C：A端口包含一個8位數(shù)據(jù)輸出鎖存器和緩沖器，一個8位數(shù)據(jù)輸入
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1