路數(shù)據(jù)采集系統(tǒng)課程設(shè)計(jì)報(bào)告(編輯修改稿)
2025-02-15 01:17 本頁面
【文章內(nèi)容簡介】 式，分別是查詢方式、中斷方式和延時(shí)等待方式，本題中選用中斷接口方式。由于ADC0809無片內(nèi)時(shí)鐘，時(shí)鐘信號時(shí)可由單片機(jī)的ALE信號經(jīng)D觸發(fā)器二分頻后獲得。ALE引腳得脈沖頻率是8051時(shí)鐘頻率的1/，則ALE輸出的頻率是1MHz，二分頻后為500Hz，符合ADC0809對頻率的要求。 由于ADC0809內(nèi)部沒有地址鎖存器，所以通道地址有P0口的低3位直接與ADS0809的A,B,C相連。通道基本地址為0000H~0007H?？刂菩盘枺?，在啟動A/D轉(zhuǎn)換時(shí)。由于ALE和START連在一起，因此ADC0809在鎖存通道地址的同時(shí)也啟動轉(zhuǎn)換。在讀取轉(zhuǎn)換結(jié)果時(shí)，產(chǎn)生正脈沖作為OE信號用一打開三態(tài)輸出鎖存器。（1）實(shí)物圖（2） 芯片引腳圖以及各引腳的功能AT89S52有40個(gè)引腳，32個(gè)外部雙向輸入/輸出（I/O）端口，同時(shí)內(nèi)含2個(gè)外中斷口，3個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，2個(gè)讀寫口線，AT89C52可按照常規(guī)方法進(jìn)行編程，亦可在線編程P0口——8位漏極開路之雙向I/O口。作為輸出口，每位能驅(qū)動8個(gè)TTL邏輯電平。對P0端口寫“1”時(shí)，引腳用作高阻抗輸入。訪問外部程序和數(shù)據(jù)存儲器時(shí)，P0口亦被作為低8位地址/數(shù)據(jù)復(fù)用。P1口——有內(nèi)部上拉電阻的8位雙向I/O 口，p1 輸出緩沖器能驅(qū)動4 個(gè) TTL 邏輯電平。對P1 端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可作輸入口用。此外各引腳還有第二功能。詳見下表一：引腳號第二功能T2（定時(shí)器/計(jì)數(shù)器T2的外部計(jì)數(shù)輸入），時(shí)鐘輸出T2EX（定時(shí)器/計(jì)數(shù)器T2的捕捉/重載觸發(fā)信號和方向控制）MOSI（在系統(tǒng)編程用）MISO（在系統(tǒng)編程用）SCK（在系統(tǒng)編程用）P2口——有內(nèi)部上拉電阻的8 位雙向I/O口，P2輸出緩沖器能驅(qū)動4個(gè)TTL 邏輯電平。對P2 端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可作輸入口。P3口——有內(nèi)部上拉電阻的8位雙向I/O口，p3輸出緩沖器能驅(qū)動4個(gè)TTL 邏輯電平。對P3端口寫“1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可用作輸入口。各個(gè)引腳第二功能見下表二：端口引腳第二功能RXD(串行輸入口)TXD(串行輸出口)INTO(外中斷0)INT1(外中斷1)TO(定時(shí)/計(jì)數(shù)器0)T1(定時(shí)/計(jì)數(shù)器1)WR(外部數(shù)據(jù)存儲器寫選通)RD(外部數(shù)據(jù)存儲器讀選通)RST——復(fù)位輸入。ALE/PROG——訪問外部程序存儲器或數(shù)據(jù)存儲器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。PSEN——程序儲存允許（PSEN）輸出是外部程序存儲器之讀選通信號。EA/VPP——外部訪問允許，要CPU僅訪問外部程序存儲器（地址為0000HFFFFH），EA端須保持低電平（接地）。XTAL1——振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生電路之輸入端。XTAL2——振蕩器反相放大器之輸出端。（1）芯片引腳圖及各引腳的介紹 第一部分是電荷泵電路。由6腳和4只電容構(gòu)成。功能是產(chǎn)生+12v和12v兩個(gè)電源，提供給RS232串口電平的需要。 第二部分是數(shù)據(jù)轉(zhuǎn)換通道。由11114腳構(gòu)成兩個(gè)數(shù)據(jù)通道。 其中13腳（R1IN）、12腳（R1OUT）、11
公司管理相關(guān)推薦
鄂ICP備17016276號-1