freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

單片機(jī)與fpga邏輯接口設(shè)計(jì)(編輯修改稿)

2025-07-26 22:02 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 高8位與低8位地址的編碼,組合成16位地址,然后再根據(jù)MCS51單片機(jī)的讀/寫信號(hào),實(shí)現(xiàn)對(duì)FPGA/CPLD的讀寫操作。167。23 總線接口設(shè)計(jì)過程論述通過對(duì)MCS51單片機(jī)總線讀/寫時(shí)序的分析,設(shè)計(jì)了圖4所示的接口電路。在FPGA/CPLD中,設(shè)計(jì)了兩個(gè)模塊:一個(gè)是總線接口模塊,負(fù)責(zé)單片機(jī)與FPGA/CPLD的總線接口邏輯;另一個(gè)是寄存器單元及外部接口模塊,運(yùn)用總線接口模塊來操作此模塊。圖4 MCS51單片機(jī)與FPGA/CPLD總線接口框圖圖中整個(gè)總線接口邏輯模塊將MCS51單片機(jī)的三總線信號(hào)編碼成5個(gè)信號(hào)輸出:16位地址信號(hào)addr1讀使能信號(hào)RD_EN、寫使能信號(hào)WR_EN、數(shù)據(jù)輸出信號(hào)Din及數(shù)據(jù)輸入信號(hào)Dout。在總線接口模塊中,又分為3個(gè)小模塊:三態(tài)緩沖模塊、鎖存器模塊及編碼模塊。三態(tài)緩沖模塊實(shí)現(xiàn)與單片機(jī)P0口接口;鎖存器模塊利用ALE信號(hào)鎖存單片機(jī)輸出的低8位地址。利用其下降沿將低8位地址鎖存于FPGA/CPLD中的地址鎖存器(address latch)中;當(dāng)ALE將低8位地址通過P0及三態(tài)緩沖器鎖存的同時(shí),高8位地址已穩(wěn)定建立于P2口;通過編碼模塊將高8位與低8位地址組合成16位地址addr16。同時(shí)根據(jù)單片機(jī)的讀/寫控制信號(hào)編碼成RD_EN與WR_EN使能信號(hào)。若需從FPGA/CPLD中讀出數(shù)據(jù),單片機(jī)則通過指令“MOVXA,@DPTR”使RD信號(hào)為低電平,使能RD_EN信號(hào),由P0口將圖中地址addr16所指單元的數(shù)據(jù)讀入累加器A;但若將累加器A的數(shù)據(jù)寫進(jìn)FPGA/CPLD中,單片機(jī)則需通過指令“MOVX @DPTR,A”和寫允許信號(hào)WR。這時(shí),DPTR中的高8位和低8位數(shù)據(jù)作為高、低8位地址分別向P2和P0口輸出,然后經(jīng)ALE信號(hào)下降沿鎖存,產(chǎn)生16位地址addr16。再由WR的低電平使能WR_EN信號(hào),將累加器A的數(shù)據(jù)經(jīng)P0口及三態(tài)緩沖器寫入圖中16位地址addr16所對(duì)應(yīng)的單元中。實(shí)現(xiàn)單片機(jī)對(duì)FPGA/CPLD的讀/寫操作。167。24 結(jié)果分析通過Quartus Ⅱ軟件對(duì)總線接口的邏輯設(shè)計(jì)進(jìn)行設(shè)計(jì),建立相應(yīng)的波形文件來進(jìn)行仿真,檢測(cè)是否可行,并對(duì)占有資源、時(shí)序分析等相關(guān)因素進(jìn)行分析,反復(fù)調(diào)試并分析得出的仿真結(jié)果,生成邏輯設(shè)計(jì)的內(nèi)部電路,證明單片機(jī)與FPGA總線接口邏輯可行,由于門電路及邏輯走線造成一定的延時(shí),實(shí)踐證明都在ns級(jí)別,基本上可以忽略,但是因?yàn)樵斐傻难訒r(shí),時(shí)序仿真時(shí)會(huì)出現(xiàn)毛刺,有待進(jìn)一步研究消除。三 結(jié)論本文的研究目的主要是針對(duì)單片機(jī)與FPGA總線接口邏輯設(shè)計(jì),運(yùn)用EDA技術(shù)對(duì)邏輯設(shè)計(jì)進(jìn)行仿真,生成內(nèi)部邏輯電路圖,以實(shí)現(xiàn)單片機(jī)與FPGA之間的數(shù)據(jù)和控制信號(hào)的通信。設(shè)計(jì)以Altera公司的Cyclone系列芯片為硬件平臺(tái),單片機(jī)芯片為核心,利用EDA技術(shù)的開發(fā)軟件Quartus Ⅱ?qū)偩€接口進(jìn)行邏輯設(shè)計(jì),按照接口的相關(guān)要求進(jìn)行優(yōu)化,生成分析報(bào)告,并顯示邏輯設(shè)計(jì)占用FPGA芯片的邏
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1