【文章內(nèi)容簡(jiǎn)介】 輯器件(Complex Programmable Logic Device)的一個(gè)分支。在過(guò)去的課程設(shè)計(jì)中用的最多的是 ALTERA 公司的 MAX7000s 系列芯片，本次設(shè)計(jì)仍將使用它們。 FPGA 概述FPGA 結(jié)構(gòu)原理圖如下：圖 FPGA 結(jié)構(gòu)原理圖FPGA 通常由布線資源圍繞的可編程單元構(gòu)成陣列，又由可編程 I/O 單元圍繞陣列構(gòu)成整個(gè)芯片。其內(nèi)部結(jié)構(gòu)稱(chēng)為 LCA（Logic Cell Array） ，由可編程邏輯塊（CLB） 、可編程輸入輸出模塊（IOB）和可編程內(nèi)部連線（PIC）三個(gè)部分組成。排成陣列的邏輯單元由布線通道中的可編程連線連接起來(lái)實(shí)現(xiàn)一定的邏輯功能。FPGA 是由掩膜可編程門(mén)陣列和可編程邏輯器件演變而來(lái)的，將它們的特性結(jié)合在一起，使得FPGA 既有門(mén)陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶(hù)可編程特性。鑒于此，F(xiàn)PGA是可編程邏輯器件的一個(gè)發(fā)展趨勢(shì)。FPGA 由可編程邏輯單元陣列、布線資源和可編程的 I／O 單元陣列構(gòu)成，一個(gè) FPGA 包含豐富的邏輯門(mén)、寄存器和 I／O 資源。一片 FPGA 芯片就可以實(shí)現(xiàn)數(shù)百片甚至更多個(gè)標(biāo)準(zhǔn)數(shù)字集成電路所實(shí)現(xiàn)的系統(tǒng)。 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和 I／O 單元都可以由用戶(hù)編程，可以實(shí)現(xiàn)任何邏輯功能，滿足各種設(shè)計(jì)需求。其速度快，功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。使用 FPGA 還可以實(shí)現(xiàn)動(dòng)態(tài)配置、在線系統(tǒng)重構(gòu)（可以在系統(tǒng)運(yùn)行的不同時(shí)刻，按需要改變電路的功能，使系統(tǒng)具備多種空間相關(guān)或時(shí)間相關(guān)的任務(wù)）及硬件軟化、軟件硬化等功能。 鑒于高頻疲勞試驗(yàn)機(jī)控制器控制規(guī)模比較大，功能復(fù)雜，故我們?cè)谘兄七^(guò)程中，在傳統(tǒng)試驗(yàn)機(jī)控制器的基礎(chǔ)上，通過(guò) FPGA 技術(shù)及微機(jī)技術(shù)兩者的結(jié)合，來(lái)全面提升控制器系統(tǒng)的性能，使整機(jī)的工作效率、控制精度和電氣系統(tǒng)可靠性得到了提高，且操作方便而又不乏技術(shù)的先進(jìn)性。 ALTERA 可編程邏輯器件簡(jiǎn)介可編程邏輯器件的兩種主要類(lèi)型是現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD） 。 在這兩類(lèi)可編程邏輯器件中，F(xiàn)PGA 提供了最高的邏輯密度、最豐富的特性和最高的性能。 現(xiàn)在最新的 FPGA 器件，如 Xilinx Virtex?系列中的部分器件，可提供八百萬(wàn)系統(tǒng)門(mén)（相對(duì)邏輯密度）。 這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器（如 IBM Power PC） 、大容量存儲(chǔ)器、時(shí)鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件（devicetodevice）信號(hào)技術(shù)。 FPGA 被應(yīng)用于范圍廣泛的應(yīng)用中，從數(shù)據(jù)處理和存儲(chǔ)，以及到儀器儀表、電信和數(shù)字信號(hào)處理等。 與 此 相 比 ， CPLD 提 供 的 邏 輯 資 源 少 得 多 最 高 約 1 萬(wàn) 門(mén) 。 但 是 ， CPLD 提 供 了 非 常 好的 可 預(yù) 測(cè) 性 ， 因 此 對(duì) 于 關(guān) 鍵 的 控 制 應(yīng) 用 非 常 理 想 。 而 且 如 Xilinx Cool Runner?系 列 CPLD器 件 需 要 的 功 耗 極 低 。可編程邏輯器件，英文全稱(chēng)為：programmable logic device 即 PLD。 　　PLD 是作為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶(hù)對(duì)器件編程來(lái)確定。一般的 PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片 PLD 上，而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專(zhuān)用的集成電路芯片了。 　 　 PLD 與 一 般 數(shù) 字 芯 片 不 同 的 是 ： PLD 內(nèi) 部 的 數(shù) 字 電 路 可 以 在 出 廠 后 才 規(guī) 劃 決 定 ， 有 些 類(lèi) 型的 PLD 也 允 許 在 規(guī) 劃 決 定 后 再 次 進(jìn) 行 變 更 、 改 變 ， 而 一 般 數(shù) 字 芯 片 在 出 廠 前 就 已 經(jīng) 決 定 其 內(nèi) 部電 路 ， 無(wú) 法 在 出 廠 后 再 次 改 變 ， 事 實(shí) 上 一 般 的 模 擬 芯 片 、 混 訊 芯 片 也 都 一 樣 ， 都 是 在 出 廠 后 就無(wú) 法 再 對(duì) 其 內(nèi) 部 電 路 進(jìn) 行 調(diào) 修 ?！?　 PLD 與 一 般 數(shù) 字 芯 片 不 同 的 是 ： PLD 內(nèi) 部 的 數(shù) 字 電 路 可 以 在 出 廠 后 才 規(guī) 劃 決 定 ， 有 些 類(lèi) 型的 PLD 也 允 許 在 規(guī) 劃 決 定 后 再 次 進(jìn) 行 變 更 、 改 變 ， 而 一 般 數(shù) 字 芯 片 在 出 廠 前 就 已 經(jīng) 決 定 其 內(nèi) 部電 路 ， 無(wú) 法 在 出 廠 后 再 次 改 變 ， 事 實(shí) 上 一 般 的 模 擬 芯 片 、 混 訊 芯 片 也 都 一 樣 ， 都 是 在 出 廠 后 就無(wú) 法 再 對(duì) 其 內(nèi) 部 電 路 進(jìn) 行 調(diào) 修 。目前 FPGA 的邏輯功能塊在規(guī)模和實(shí)現(xiàn)邏輯功能的能力上存在很大差別。在這方面美國(guó) ALTERA公司以雄厚的技術(shù)實(shí)力、獨(dú)特的設(shè)計(jì)構(gòu)思和功能齊全的芯片開(kāi)發(fā)系統(tǒng)在激烈的市場(chǎng)競(jìng)爭(zhēng)中脫穎而出。為滿足更廣泛的設(shè)計(jì)要求，ALTERA 公司對(duì)其開(kāi)發(fā)的 FPGA 器件進(jìn)行了改進(jìn)，推出了功能超過(guò)普通FPGA 的 FLEX8000 系列。再后來(lái)又推出了 MAX7000S 系列產(chǎn)品。通過(guò)該公司的先進(jìn)的芯片開(kāi)發(fā)軟件MAX+PLUS II，用戶(hù)可以任意對(duì)芯片進(jìn)行編程、加密或用軟件代替硬件，以滿足自己的設(shè)計(jì)需要。本課題就是基于 MAX7000S 系列芯片，運(yùn)用 MAX+PLUS II 軟件進(jìn)行設(shè)計(jì)的。3 多進(jìn)制數(shù)字調(diào)制原理 FSK 調(diào)制解調(diào)的基本原理 2FSK 的調(diào)制頻移鍵控即 FSK（Frequency－Shift Keying）數(shù)字信號(hào)對(duì)載波頻率調(diào)制，主要通過(guò)數(shù)字基帶信號(hào)控制載波信號(hào)的頻率來(lái)來(lái)傳遞數(shù)字信息。在二進(jìn)制情況下， “1”對(duì)應(yīng)于載波頻率， “0”對(duì)應(yīng)載波頻率，但是它們的振幅和初始相位不變化。FSK 信號(hào)產(chǎn)生的兩種方法：（1）直接調(diào)頻法用二進(jìn)制基帶矩形脈沖信號(hào)去調(diào)制一個(gè)調(diào)頻器，使其輸出兩個(gè)不同頻率的碼元。一般采用的控制方法是：當(dāng)基帶信號(hào)為正時(shí)（相當(dāng)于“1”碼） ，改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值） ，使振蕩器的振蕩頻率提高（設(shè)為 f1） ；當(dāng)基帶信號(hào)為負(fù)時(shí)（相當(dāng)于“0”碼） ，改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值） ，使振蕩器的振蕩頻率降低（設(shè)為 f2） ；從而實(shí)現(xiàn)了調(diào)頻。這種方法產(chǎn)生的調(diào)頻信號(hào)是相位連續(xù)的，雖然實(shí)現(xiàn)方法簡(jiǎn)單，但頻率穩(wěn)定度不高，同時(shí)頻率轉(zhuǎn)換速度不能做得太快，但是其優(yōu)點(diǎn)是由調(diào)頻器所產(chǎn)生的 FSK 信號(hào)在相鄰碼元之間的相位是連續(xù)的 ( 2 ) 頻率鍵控法頻率鍵控法也稱(chēng)頻率選擇法。它有兩個(gè)獨(dú)立的振蕩器，數(shù)字基帶信號(hào)控制轉(zhuǎn)換開(kāi)關(guān)，選擇不同頻率的高頻振蕩信號(hào)實(shí)現(xiàn) FSK 調(diào)制。圖 頻率健控法原理框圖圖 頻率鍵控法原理框圖鍵控法產(chǎn)生的 FSK 信號(hào)頻率穩(wěn)定度可以做得很高并且沒(méi)有過(guò)渡頻率，它的轉(zhuǎn)換速度快，波形好。頻率鍵控法在轉(zhuǎn)換開(kāi)關(guān)發(fā)生轉(zhuǎn)換的瞬間，兩個(gè)高頻振蕩的輸出電壓通常不可能相等，于是uFSK（t）信號(hào)在基帶信息變換時(shí)電壓會(huì)發(fā)生跳變，這種現(xiàn)象也稱(chēng)為相位不連續(xù)，這是頻率鍵控特 ~1f ~2f )(tuFSK 基 帶 信 號(hào)有的情況。 2FSK 的調(diào)制方框圖及電路符號(hào)圖 2FSK 調(diào)制方框圖 2FSK 的解調(diào)數(shù)字頻率鍵控（FSK）信號(hào)常用的解調(diào)方法有很多種如：(1) 同步（相干）解調(diào)法在同步解調(diào)器中，有上、下兩個(gè)支路，輸入的 FSK 信號(hào)經(jīng)過(guò) 和 兩個(gè)帶通濾波器后變成了1f2上、下兩路 ASK 信號(hào)，之后其解調(diào)原理與 ASK 類(lèi)似，但判決需對(duì)上、下兩支路比較來(lái)進(jìn)行。假設(shè)上支路低通濾波器輸出為 ，下支路低通濾波器輸出為 ，則判決準(zhǔn)則是：1x2x 圖 相干解調(diào)法原理框圖接收信號(hào)經(jīng)過(guò)并聯(lián)的兩路帶通濾波器進(jìn)行濾波與本地相干載波相乘和包絡(luò)檢波后，進(jìn)行抽樣判決，判決的準(zhǔn)則是比較兩路信號(hào)包絡(luò)的大小。假設(shè)上支路低通濾波器輸出為 cos ，下支路1?f低通濾波器輸出為 cos ，則判決準(zhǔn)則是：如果上支的信號(hào)包絡(luò)較大，則判決為“1” ；反之，判f2?決為收到為“0” 。 (2) 2FSK 濾波非相干解調(diào) 輸入的 FSK 中頻信號(hào)分別經(jīng)過(guò)中心頻為 FH、FL 的帶通濾波器，然后分別經(jīng)過(guò)包絡(luò)檢波，包絡(luò)??????信 號(hào)判 輸 入 為 信 號(hào)判 輸 入 為2 10fFPGA 載 波 f1clkstart基 帶 信 號(hào) 分 頻 器 1分 頻 器 2 載 波 f2 二 選 一選 通 開(kāi) 關(guān) 調(diào) 制 信 號(hào)檢波的輸出在 t=kTb 時(shí)抽樣（其中 k 為整數(shù)） ，并且將這些值進(jìn)行比較。根據(jù)包絡(luò)檢波器輸出的大小，比較器判決數(shù)據(jù)比特是 1 還是 0。圖 濾波非相干解調(diào)原理框圖 2FSK 解調(diào)方框圖及電路符號(hào)c l ks t a r t基帶信號(hào)寄存器 X X分頻器 q判決調(diào)制信號(hào)F P G A計(jì)數(shù)器 m圖 2 FSK 解調(diào)方框圖 MFSK 簡(jiǎn)介多進(jìn)制數(shù)字頻率調(diào)制（MFSK）簡(jiǎn)稱(chēng)多頻制，是 2FSK 方式的推廣。它是用不同的載波頻率代表種數(shù)字信息。多進(jìn)制頻鍵控（MFSK）的基本原理和 2FSK 是相同的，其調(diào)制可以用頻率鍵控法（頻率選擇法）和模擬的調(diào)頻法來(lái)實(shí)現(xiàn)，不同之處在于使用鍵控法時(shí)其供選的頻率有 M 個(gè)，選擇邏輯電路也比較復(fù)雜。MFSK（多進(jìn)制頻移控），是一種在各種頻率離散音頻脈沖爆發(fā)傳送數(shù)字信息的信號(hào)調(diào)制方法。它原來(lái)是歐洲和英國(guó)政府機(jī)構(gòu)在 20 世紀(jì)中葉使用。在那時(shí)它叫做 Piccolo,一種樂(lè)器的名字，這種樂(lè)器的聲音音調(diào)很高，就像一個(gè) MFSK 信號(hào)經(jīng)過(guò)收音機(jī)的喇叭時(shí)發(fā)出的聲音?！　FSK 類(lèi)似頻移監(jiān)控（FSK），但是使用的頻率要至少是兩個(gè)。最常見(jiàn)的 MFSK 形式使用 16 個(gè)頻率，叫做 MFSK16。這些音調(diào)一次傳送一個(gè)。每個(gè)音調(diào)持續(xù)時(shí)間不到一秒。MFSK 中波特（每秒傳輸?shù)臄?shù)目）與比特/秒（bps）的比率要比二進(jìn)制中小。這減少了噪音和對(duì)數(shù)據(jù)傳輸速率的干擾的錯(cuò)誤的產(chǎn)生。為了提供更大的精確性，前向糾錯(cuò)技術(shù)（FEC）被使用。MFSK 的主要缺點(diǎn)是信號(hào)頻帶寬，頻帶利用率低。因此，MFSK 多用于調(diào)制速率低及多徑延時(shí)比較嚴(yán)重的信道，如無(wú)線短波信道。 + 接 收 的 FSK 信 號(hào) 包 絡(luò) 檢 波 包 絡(luò) 檢 波 判 決 帶 通 濾波 FH 帶 通 濾波 FL 多進(jìn)制數(shù)字頻率調(diào)制的原理串/并變換器和邏輯電路 1 將一組組輸入的二進(jìn)制碼（每 k 個(gè)碼元為一組）對(duì)應(yīng)地轉(zhuǎn)換成有M 種狀態(tài)的一個(gè)個(gè)多進(jìn)制碼。這 M 個(gè)狀態(tài)分別對(duì)應(yīng) M 個(gè)不同的載波頻率。當(dāng) 某 組 k 位二進(jìn)制碼到來(lái)時(shí)，邏輯電路 1 的輸出一方面接通某個(gè)門(mén)電路，讓相應(yīng)的載頻發(fā)送出去，另一方面同時(shí)關(guān)閉其余所有的門(mén)電路。于是當(dāng)一組組二進(jìn)制碼元輸入時(shí)，經(jīng)相加器組合輸出的便是一個(gè) M 進(jìn)制調(diào)頻波形，其原理框圖如下：圖 多進(jìn)制頻率調(diào)制系統(tǒng)的調(diào)制方框圖 多進(jìn)制數(shù)字頻率解調(diào)的原理MFSK 的解調(diào)同樣有相干解調(diào)、非相干解調(diào)和鎖相環(huán)法解調(diào)等多種解調(diào)方式，其中非相干解調(diào)的原理如下圖所示 M 頻制的解調(diào)部分由 M 個(gè)帶通濾波器、包絡(luò)檢波器及一個(gè)抽樣判決器、邏輯電路 2 組成。各帶通濾波器的中心頻率分別對(duì)應(yīng)發(fā)送端各個(gè)載頻。因而，當(dāng)某一已調(diào)載頻信號(hào)到來(lái)時(shí)，在任一碼元持續(xù)時(shí)間內(nèi)，只有與發(fā)送端頻率相應(yīng)的一個(gè)帶通濾波器能收到信號(hào)，其它帶通濾波器只有噪聲通過(guò)。抽樣判決器的任務(wù)是比較所有包絡(luò)檢波器輸出的電壓，并選出最大者作為輸出，這個(gè)輸出是一位與發(fā)端載頻相應(yīng)的 M 進(jìn)制數(shù)。邏輯電路 2 把這個(gè) M 進(jìn)制數(shù)譯成 k 位二進(jìn)制并行碼，并進(jìn)一步做并/串變換恢復(fù)二進(jìn)制信息輸出，從而完成數(shù)字信號(hào)的傳輸。 其原理框圖如下：二進(jìn)制信息串并轉(zhuǎn)換邏輯電路f1f1f1門(mén)電路門(mén)電路門(mén)電路相加器12。M12。MMMFSK相加器接受濾波器帶通濾波器 f1帶通濾波器 f2帶通濾波器 f3包絡(luò)檢波包絡(luò)檢波包絡(luò)檢波 抽樣判決器邏輯電路MFSK信息12二進(jìn)制信息圖 多進(jìn)制頻率調(diào)制系統(tǒng)的解調(diào)方框圖 MFSK 調(diào)制解調(diào)原理為了提高通信系統(tǒng)傳輸信息的有效性（信息傳輸速率或系統(tǒng)的頻帶利用率）和可靠性（抗噪聲性能） ，常采用多進(jìn)制數(shù)字調(diào)制技術(shù)。通常把狀態(tài)數(shù)大于 2 的數(shù)字信號(hào)稱(chēng)為多進(jìn)制信號(hào)。多進(jìn)制數(shù)字調(diào)制，即用多進(jìn)制信號(hào)去調(diào)制載波，例如用 M 進(jìn)制的信號(hào)去鍵控載波而得到 M 進(jìn)制已調(diào)信號(hào)，一般取 M=2k（k 為正整數(shù)） ，這樣一個(gè)多進(jìn)制碼元所傳輸?shù)男畔⒘渴嵌M(jìn)制碼元的 k 倍。MFSK 系統(tǒng)又稱(chēng)為多進(jìn)制調(diào)頻或多頻制，它是 2FSK 系統(tǒng)的推廣，該系統(tǒng)有 M 個(gè)不同的載波頻率可供選擇，每一個(gè)載波頻率對(duì)應(yīng)一個(gè) M 進(jìn)制碼元信息， 即用多個(gè)頻率不同的正弦波分別代表不同的數(shù)字信號(hào)，在某一碼元時(shí)間內(nèi)只發(fā)送其中一個(gè)頻率的信號(hào)。MFSK 系統(tǒng)框圖如下圖所示。當(dāng)接收到某個(gè)載波時(shí)，只有一個(gè)帶通濾波器有信號(hào)輸出，其它的帶通濾波器只有噪聲輸出，抽樣判決電路和邏輯電路的任務(wù)就是在某一時(shí)刻比較所有包絡(luò)檢波器的輸出電壓，判斷哪一路的輸出最。M大，選出最大的輸出，就得到一個(gè)多進(jìn)制碼元，經(jīng)邏輯電路轉(zhuǎn)變成 k 位二進(jìn)制并行碼，再經(jīng)并/串變換電路轉(zhuǎn)換成串行二進(jìn)制碼，從而完成解調(diào)任務(wù)[1]。其原理框圖如下：圖 多進(jìn)制頻率調(diào)制解調(diào)系統(tǒng)的方框圖圖中，串/并變換器和邏輯電路 1 將一組組輸入的二進(jìn)制碼（每 K個(gè)碼元為一組）對(duì)應(yīng)地轉(zhuǎn)換成有 （ ）種狀態(tài)的一個(gè)個(gè)多進(jìn)制碼。這 個(gè)