【文章內(nèi)容簡介】 e=50ns/=60ns 主存與 cache的地址映射 cache的容量很小，它保存的內(nèi)容只是主存內(nèi)容的一個子集，且 cache與主存的數(shù)據(jù)交換是以塊為單位。 地址映射即是應(yīng)用某種方法把主存地址定位到 cache中。 地 址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式三種 主存中一個塊的 地址與塊的內(nèi)容一起存于 cache的行中，其中塊地址存于 cache行的標(biāo)記部分中。這種方法可使主存的一個塊直接拷貝到 cache中的任意一行上，非常靈活。 它的主要缺點是比較器電路難于設(shè)計和實現(xiàn)，因此只適合于小容量 cache采用。 全相聯(lián)映射的示意圖演示 ： 這也是一種多對一的映射關(guān)系，但一個主存塊只能拷貝到 cache的一個特定行位置上去。 cache的行號 i和主存的塊號 j有如下函數(shù)關(guān)系： i=j mod m （ m為 cache中的總行數(shù)） 直接映射方式的示意圖演示 ： 計算機組成原理 17 本屏演示的是直 接相聯(lián)映射的 Cache組織，示意圖中 Cache為 8行，主存為 256塊，主存的每一塊只可映射到 Cache特定一行中。如圖 B0、 B8 ? B8K主存塊只可映射到 Cache的第 0塊， B B15? B8K+7只可映射到 Cache的第 7塊。至于為何 B0、B8? B255映射到 L0，而不是 B0、 B1? B31映射到 L0是因為基于程序局部性原理 直接映射方式的優(yōu)點是硬件簡單，成本低。缺點是每個主存塊只有一個固定的行位置可存放，容易產(chǎn)生沖突。因此適合大容量 cache采用。 這種方式是前兩種方式的折衷方案。它將 Cache分成 u組，每組 v行，主存塊存放到哪個組是固定的，至于存到該組哪 一行是靈活的，即有如下函數(shù)關(guān)系： m＝ uv 組號 q＝ j mod u 組相聯(lián)映射的示意圖演示 ： 本屏演示的是組相聯(lián) Cache的檢索過程，示意圖中 Cache為 8行，主存為 256塊。主存的每一塊可以存入 Cache特定一組的任意行中。如圖， B0、 B4到 B252可以存入 Cache的 S0 組的任意一行中。 B B5 到 B253 可以存入 Cache 的 S1 組的任意一行中。同理對 B B6到 B254及其它。 組相聯(lián)映射方式中的每組行數(shù) v一般取 值較小，這種規(guī)模的 v路比較器容易設(shè)計和實現(xiàn)。而塊在組中的排放又有一定的靈活性，沖突減少。 替換策略 cache 工作原理要求它盡量保存最新數(shù)據(jù)，必然要產(chǎn)生替換。對直接映射的 cache 來說，只要把此特定位置上的原主存塊換出 cache即可。對全相聯(lián)和組相聯(lián) cache來說， 就要從允許存放新主存塊的若干特定行中選取一行換出。 第六章 總線系統(tǒng) 18 ★ 最不經(jīng)常使用 (LFU)算法 LFU 算法將一段時間內(nèi)被訪問次數(shù)最少的那行數(shù)據(jù)換出。每行設(shè)置一個計數(shù)器。從 0 開始計數(shù)，每訪問一次，被訪行的計數(shù)器增 1。當(dāng)需要替換時，將計數(shù)值最小的 行換出，同時將這些行的計數(shù)器都清零。這種算法將計數(shù)周期限定在對這些特定行兩次替換之間的間隔時間內(nèi)，不能嚴格反映近期訪問情況。 ★ 近期最少使用 (LRU)算法 LRU 算法將近期內(nèi)長久未被訪問過的行換出。每行也設(shè)置一個計數(shù)器， cache 每命中一次，命中行計數(shù)器清零，其它各行計數(shù)器增 1。當(dāng)需要替換時，將計數(shù)值最大的行換出。這種算法保護了剛拷貝到 cache中的新數(shù)據(jù)行，有較高的命中率。 ★ 隨機替換 隨機替換策略從特定的行位置中隨機地選取一行換出。在硬件上容易實現(xiàn)，且速度也比前兩種策略快。缺點是降低了命中率和 cache工作效率。 計算機組成原理 19 第四章 指令系統(tǒng) 指令系統(tǒng)的發(fā)展與性能要求 指令系統(tǒng)的發(fā)展 計算機的程序是由一系列的指令組成的，指令就是要計算機執(zhí)行某種操作的命令。 從計算機組成的層次結(jié)構(gòu)來說，計算機的指令有微指令、機器指令和宏指令之分。 微指令：微程序級的命令，它屬于硬件； 宏指令：由若干條機器指令組成的軟件指令，它屬于軟件； 機器指令（指令）：介于微指令與宏指令之間，每條指令可完成一個獨立的算術(shù)運算或邏輯運算。 指令系統(tǒng)：一臺計算機中所有機器指令的集合，它是表征一臺計算機性能的重要因素， 其格式與功能不僅直接影響到機器的硬件結(jié)構(gòu)，也直接影響到系統(tǒng)軟件，影響到機器的適用范圍。 低級語言與硬件結(jié)構(gòu)的關(guān)系 計算機語言具有高級語言和低級語言之分。 高級語言如 C， FORTRAN等，其語句和用法與具體機器的指令系統(tǒng)無關(guān)。 低級語言分 機器語言（二進制語言 ）和 匯編語言（符號語言 ）， 這兩種語言都是面向機器的語言，和具體機器的指令系統(tǒng)密切相關(guān)。機器語言用指令代碼編寫程序，而符號語言用指令助記符來編寫程序。 計算機能夠直接識別和執(zhí)行的唯一語言是二進制語言，但人們采用符號語言或高級語言編寫程序。為此，必 須借助匯編程序或編譯程序，把符號語言或高級語言翻譯成二進制碼組成的機器語言。 匯編語言依賴于計算機的硬件結(jié)構(gòu)和指令系統(tǒng)。不同的機器有不同的指令，所以用匯編語言編寫的程序不能在其他類型的機器上運行。 高級語言與計算機的硬件結(jié)構(gòu)及指令系統(tǒng)無關(guān)，在編寫程序方面比匯編語言優(yōu)越。但是高級語言程序 “ 看不見 ” 機器的硬件結(jié)構(gòu)，不能用于編寫直接訪問機器硬件資源的系統(tǒng)軟件或設(shè)備控制軟件。為此，一些高級語言提供了與匯編語言之間的調(diào)用接口。用匯編語言編寫的程序，可作為高級語言的一個外部過程或函數(shù)，利用堆棧來傳遞參數(shù)或參數(shù)的地址。 指令格式 操作碼 指令字（簡稱指令）即表示一條指令的機器字。 指令格式則是指令字用二進制代碼表示的結(jié)構(gòu)形式，由操作碼字段和地址碼字段組成。操作碼字段表征指令的操作特性與功能；地址碼字段通常指定參與操作的操作數(shù)的地址。 操作碼字段 地址碼字段 指令系統(tǒng)的每一條指令都有一個操作碼，它表示該指令應(yīng)進行什么性質(zhì)的操作。 第六章 總線系統(tǒng) 20 不同的指令用操作碼字段的不同編碼來表示，每一種編碼代表一種指令。 組成操作碼字段的位數(shù)一般取決于計算機指令系統(tǒng)的規(guī)模。例如，一個指令系統(tǒng)只有 8條指令，則有 3位操作碼就 夠；如果有 32條指令，那么就需要 5位操作碼。 地址碼 根據(jù)一條指令中有幾個操作數(shù)地址，可將該指令稱為幾操作數(shù)指令或幾地址指令。 一般的操作數(shù)有被操作數(shù)、操作數(shù)及操作結(jié)果這三種數(shù)，因而就形成了三地址指令格式。在此基礎(chǔ)上，后來又發(fā)展成二地址格式、一地址格式和零地址格式 操作碼 A1 A2 A3 三地址指令 操作碼 A1 A2 二地址指令 操作碼 A1 一地址指令 操作碼 零地址指令 注意 (1)零地址指令的指令字中只有操作碼，而沒有地址碼。 (2)一地址指令常稱為單操作數(shù)指令。通常這種指令以 運算器中累加寄存器 AC中的數(shù)據(jù)為被操作數(shù)，指令字的地址碼字段所指明的數(shù)為操作數(shù)，操作結(jié)果又放回累加寄存器 AC中。 (AC) OP (A) AC OP表示操作性質(zhì)；（ AC）表示累加寄存器 AC中的數(shù)；（ A）表示內(nèi)存中地址為 A的存儲單元中的數(shù)或運算器中地址為 A的通用寄存器中的數(shù)； → 表示把操作（運算）結(jié)果傳送到指定的地方。 (3)二地址指令常稱為雙操作數(shù)指令，它的兩個地址碼字段分別指明參與操作的兩個數(shù)在內(nèi)存中或運算器中通用寄存器的地址， A1作存放操作結(jié)果的地址。 (A1) OP (A2) A1 (4)三地址指令字中有三個操作數(shù)地址。 (A1) OP (A2) A3 A1 為被操作數(shù)地址，也稱源操作數(shù)地址； A2 為操作數(shù)地址，也稱終點操作數(shù)地址； A3 為存放結(jié)果的地址。同樣，A1， A2， A3可以是內(nèi)存中的單元地址，也可以是運算器中通用寄存器的地址。 二地址指令格式中，從操作數(shù)的物理位置來說，又可歸結(jié)為三種類型。 存儲器 存儲器（ SS）型指令 ：操作時都是涉及內(nèi)存單元，參與操作的數(shù)都放在內(nèi)存里，從內(nèi)存某單元中取操作數(shù)，操作結(jié)果存放至內(nèi)存另一單元中，因此機器執(zhí) 行這種指令需要多次訪問內(nèi)存。 寄存器 寄存器（ RR）型指令 ：需要多個通用寄存器或個別專用寄存器，從寄存器中取操作數(shù)，把操作結(jié)果放到另一寄存器。機器執(zhí)行寄存器 寄存器型指令的速度很快，因為執(zhí)行這類指令，不需要訪問內(nèi)存。 寄存器 存儲器（ RS）型指令 ：執(zhí)行此類指令時，既要訪問內(nèi)存單元，又要訪問寄存器。 計算機組成原理 21 指令和數(shù)據(jù)的尋址方式 指令的尋址方式 尋址方式分為兩類，既指令尋址方式和數(shù)據(jù)尋址方式，前者比較簡單，后者比較復(fù)雜。 指令的尋址方式有兩種，一種是順序?qū)ぶ贩绞?，另一種是跳躍尋址方式。 序?qū)ぶ贩绞? 指令地址在內(nèi)存中按順序安排，當(dāng)執(zhí)行一段程序時，通常是一條指令接一條指令的順序執(zhí)行。 從存儲器取出第一條指令，然后執(zhí)行這條指令；接著從存儲器取出第二條指令，在執(zhí)行第二條指令；接著再取出第三條指令 ?? 這種程序順序執(zhí)行的過程，我們稱為指令的順序?qū)ぶ贩绞健? 為此，必須使用程序計數(shù)器（又稱指令指針寄存器） PC來計數(shù)指令的順序號，該順序號就是指令在內(nèi)存中的地址。 當(dāng)程序轉(zhuǎn)移執(zhí)行的順序時，指令的尋址就采取跳躍尋址方式。所謂跳躍，是指下條指令的地址碼不是由程序計數(shù)器給出，而是由本條指令給出。 程序跳躍后，按新的指令地址開始順序執(zhí)行。指令計數(shù)器的內(nèi)容也必須相應(yīng)改變，以便及時跟蹤新的指令地址。采用指令跳躍尋址方式，可以實現(xiàn)程序轉(zhuǎn)移或構(gòu)成循環(huán)程序，從而能縮短程序長度，或?qū)⒛承┏绦蜃鳛楣渤绦蛞谩Ｖ噶钕到y(tǒng)中的各種條件轉(zhuǎn)移或無條件轉(zhuǎn)移指令，就是為了實現(xiàn)指令的跳躍尋址而設(shè)置的。 操作數(shù)尋址方式 形成操作數(shù)的有效地址的方法，稱為操作數(shù)的尋址方式。 例如，一種單地址指令的結(jié)構(gòu)如下所示，其中用 X， I， D各字段組成該指令的操作數(shù)地址。 操作碼 OP 變址 X 間址 I 形式地址 D 指令中操作數(shù) 字段的地址碼是由形式地址和尋址方式特征位等組合形成，因此，一般來說，指令中所給出的地址碼，并不是操作數(shù)的有效地址。 因此，尋址過程就是把操作數(shù)的形式地址，變換為操作數(shù)的有效地址的過程。 在指令中不明顯的給出而是隱含著操作數(shù)的地址。例如，單地址的指令格式，沒有在地址字段中指明第二操作數(shù)地址，而是規(guī)定累加寄存器 AC作為第二操作數(shù)地址， AC 對單地址指令格式來說是隱含地址。 指令的地址字段指出的不是操作數(shù)的地址，而是操作數(shù)本身。這種方式的特點是指令執(zhí)行時間很短，不需要訪問內(nèi)存取數(shù)。 例如：單地址的移位指令格式為 OP(移位 ) F D 這里 D不是地址，而是一個操作數(shù)。 F為標(biāo)志位，當(dāng) F＝ 1，操作數(shù)進行右移；當(dāng) F＝ 0時，操作數(shù)進行左移。 直接尋址特點是：在指令格式的地址字段中直接指出操作數(shù)在內(nèi)存的地址 D。 第六章 總線系統(tǒng) 22 采用直接尋址方式時，指令字中的形式地址 D就是操作數(shù)的有效地址 E，既 E＝ D。因此通常把形式地址 D又稱為直接地址。此時，由尋址模式給予指示。如果用 S表示操作數(shù)，那么直接尋址的邏輯表達式為 S＝（ E）＝（ D） 間接尋址的情況下，指令地址字段中的形 式地址 D 不是操作數(shù)的真正地址，而是操作數(shù)地址的指示器， D 單元的內(nèi)容才是操作數(shù)的有效地址。 間接尋址方式是早期計算機中經(jīng)常采用的方式，但由于兩次訪存，影響指令執(zhí)行速度，現(xiàn)在已不大使用。 計算機組成原理 23 第五章 中央處理器 CPU的組成和功能 CPU的基本組成 CPU的基本部分由 運算器、 cache和 控制器 三大部分組成 。 本屏演示的是 CPU的邏輯結(jié)構(gòu)： CPU中至少有六類寄存器，它們是：數(shù)據(jù)緩沖寄存器 DR，數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字。指令寄存器 IR，指令寄 存器用來保存當(dāng)前正在執(zhí)行的一條指令。程序計數(shù)器PC，為了保證程序能夠連續(xù)的執(zhí)行下去， CPU必須具有某些手段來確定下一條指令的地址，而程序計數(shù)器 PC正是起到這種作用。地址寄存器 AR，地址寄存器用來保存當(dāng)前 CPU 所訪問的內(nèi)存單元的地址。累加寄存器 AC，其功能是，當(dāng)運算器的算術(shù)邏輯單元 ALU執(zhí)行算術(shù)或邏輯計算時，為 ALU提供一個工作區(qū)。狀態(tài)條件寄存器 PSW，狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條件碼。 CPU中的主要寄存器 在 CPU中至少要 有六類寄存器。這些寄存器用來暫存一 個計算機字。根據(jù)需要，可以擴充其數(shù)目。下面詳細介紹這些寄存器的功能與結(jié)構(gòu)。 （ DR） 數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。 緩沖寄存器的作用是： (1)作為 CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站； (2)補償 CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別； (3)在單累加器結(jié)構(gòu)的運算器中，數(shù)據(jù)緩沖寄存器還可兼作為操作數(shù)寄存器。 （ IR） 指令寄存器用來保存當(dāng)前正在執(zhí)行的 一條指令 。當(dāng)執(zhí)行一條指令時，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至第六章 總線系統(tǒng) 24 指令寄存器。指令劃分為操作碼和地址碼字段，由二進制數(shù)字組成。為了執(zhí)行任何給定的指令