【文章內(nèi)容簡介】 T(2)只需要4個輸入來移入向量；如果不使用共享結(jié)構(gòu)，則需要7個輸入來移入向量。在此基礎(chǔ)上，提出Illinois掃描結(jié)構(gòu)的概念，采用兩種模式進(jìn)行測試。在廣播模式下，將掃描單元連成多條掃描鏈，用同一個外部掃描輸入管腳來驅(qū)動。由于掃描輸入管腳的共享，使得相同的邏輯值移進(jìn)不同的掃描鏈，因此在ATPG過程中必須引進(jìn)相應(yīng)的約束，結(jié)果將導(dǎo)致一些原本可測的故障在廣播模式下變得不可測。對于這些不可測的故障，可以使用不帶約束的ATPG生成測試向量，將所有掃描鏈連成一條掃描鏈，在串行模式下移進(jìn)這些向量再進(jìn)行測試。由于廣播模式可以有效地降低測試數(shù)據(jù)量和測試時間，所以采用Illinois掃描結(jié)構(gòu)可以取得一定的壓縮效果，此外，它最明顯的好處在于硬件開銷小，除了傳統(tǒng)掃描結(jié)構(gòu)必需的開銷之外，只需要增加少量的MUX邏輯和控制邏輯，而這些邏輯的面積開銷相對整個芯片來說非常小。分段4分段3分段2分段1掃描輸出掃描輸入掃描鏈掃描輸出掃描輸入圖2. 6多個電路的并行測試 Illinois掃描結(jié)構(gòu)[13]隨后，又出現(xiàn)了很多Illinois掃描結(jié)構(gòu)的改進(jìn)方法，主要思想都是通過減少串行模式下測試向量的個數(shù)來降低測試數(shù)據(jù)量和測試時間，主要有以下幾種改進(jìn)方法：采用多個掃描輸入共享的掃描結(jié)構(gòu)，對掃描鏈進(jìn)行分組，每個分組中的掃描鏈用同一個外部掃描輸入管腳驅(qū)動。這種多分組的機(jī)制，與只采用一個分組的方法相比，減小了對掃描鏈邏輯值的約束，因此能減少廣播模式下沒有觀測到的故障數(shù)。由于每個分組都要為之存儲測試數(shù)據(jù)，因此，并不是分組越多，測試數(shù)據(jù)量越少。采用何種分組方式能取得最佳的壓縮效果，是多分組Illinois掃描結(jié)構(gòu)的一個關(guān)鍵問題。掃描鏈N掃描鏈(m1)N/M+2掃描鏈(m1)N/M+1掃描鏈N/M掃描鏈2掃描鏈1[8]（III.） 基于異或門網(wǎng)絡(luò)的方法這種方法采用異或門（XOR）網(wǎng)絡(luò)來實(shí)現(xiàn)解壓縮電路。XOR網(wǎng)絡(luò)是一個線性擴(kuò)散網(wǎng)絡(luò)，少量輸入經(jīng)過XOR網(wǎng)絡(luò)擴(kuò)散后形成大量輸出來驅(qū)動內(nèi)部掃描鏈，也就是說，每條內(nèi)部掃描鏈的輸入都是來自于若干個外部掃描輸入經(jīng)過異或運(yùn)算后的值?；诜蔷€性擴(kuò)展的壓縮技術(shù)在基于線性擴(kuò)展的壓縮技術(shù)中，基于共享外部掃描輸入的廣播結(jié)構(gòu)是一種最簡單的線性關(guān)系, 而基于LFSR的壓縮方法和XOR網(wǎng)絡(luò)的方法都是用線性異或網(wǎng)絡(luò)來實(shí)現(xiàn)解壓縮電路，只是電路性質(zhì)不同，一個是時序電路，一個是組合電路。實(shí)際上，還可以利用異或門以外的一些組合邏輯門來實(shí)現(xiàn)解壓縮電路，通過非線性的邏輯擴(kuò)展，將少量輸入擴(kuò)展成大量輸出，提供給內(nèi)部掃描鏈。在Adaptive Scan中，測試激勵的解壓縮采用可配置的MUX網(wǎng)絡(luò)的方法，其基本原理和Illinois廣播式結(jié)構(gòu)相同，區(qū)別在于可以在移位的時候配置那些掃描鏈共享同一個輸入；測試響應(yīng)的壓縮采用XOR網(wǎng)絡(luò)的方法， DFT技術(shù)已經(jīng)成為處理器設(shè)計中一個重要的組成部分, 必須在設(shè)計的早期從芯片級對測試進(jìn)行規(guī)劃、確定測試策略和設(shè)計方法。本章首先介紹了數(shù)字電路測試的基本原理，然后介紹了掃描設(shè)計DFT技術(shù)。全掃描設(shè)計的優(yōu)點(diǎn)在于可以高效地利用自動測試向量產(chǎn)生（Automatic Test Pattern Generation，ATPG）算法，采用組合電路模型，產(chǎn)生高效的測試向量，對門級固定型故障達(dá)到很高的故障覆蓋率。采用全掃描設(shè)計可以大大減少對功能測試的依賴，有利于故障分析，并為芯片調(diào)試提供了良好的可觀察性。然而，全掃描設(shè)計對電路本身有很高的要求，必須遵循很多設(shè)計規(guī)則。掃描設(shè)計DFT技術(shù)在目前主流的處理器芯片中都獲得了廣泛的應(yīng)用。另外本章還綜述了測試壓縮的基本原理和一些方法，包括基于已有編碼方法的壓縮技術(shù)、基于線性擴(kuò)展的壓縮技術(shù)和基于非線性擴(kuò)展的壓縮技術(shù)。46 西安理工大學(xué)本科生畢業(yè)設(shè)計（論文） 第三章 一款高性能通用處理器芯 片的掃描壓縮結(jié)構(gòu)設(shè)計　　　　隨著芯片復(fù)雜度和工藝水平的提高，DFT技術(shù)已經(jīng)成為保證芯片質(zhì)量、降低測試成本的關(guān)鍵技術(shù)，進(jìn)行DFT設(shè)計已成為當(dāng)今處理器開發(fā)過程中不可或缺的重要環(huán)節(jié)。針對一款高性能通用處理器芯片設(shè)計，我們提供了全掃描設(shè)計的DFT解決方案。，然后在后面的小節(jié)中對這種DFT技術(shù)進(jìn)行詳細(xì)介紹。 GodsonD 處理器概述GodsonD 處理器是一個64 位的、順序雙發(fā)射、支持X86 指令集的單核芯片。 所示。其中復(fù)雜功能單元CFU 實(shí)現(xiàn)了32 條復(fù)雜指令，由于這些指令出現(xiàn)的概率非常小，所以用復(fù)雜功能單元對性能不會有太大的影響。處理器芯片采用 13 級流水線的順序雙發(fā)射結(jié)構(gòu)，其中取指和譯碼階段各占了三級流水。一級指令緩存和數(shù)據(jù)緩存的大小均為32KB，采用8 路組相連的結(jié)構(gòu)；二級緩存大小為512KB，采用8 路組相連結(jié)構(gòu)。執(zhí)行部件中對于出現(xiàn)概率比較高的指令都有兩份運(yùn)算單元，地址計算邏輯也有兩個。 GodsonD 處理器結(jié)構(gòu)圖通常，DFT設(shè)計的流程是：首先在數(shù)字系統(tǒng)設(shè)計的較高層次，DFT設(shè)計者需要運(yùn)用高層次的可測試性度量方法分析電路的可測試性問題，以對芯片的設(shè)計做相應(yīng)的修改，并且使設(shè)計的硬件描述語言的代碼風(fēng)格符合掃描設(shè)計規(guī)則，然后在RTL級完成BIST的設(shè)計，接著，在邏輯綜合之后．設(shè)計者進(jìn)行掃描鏈的插入。根據(jù)需要，設(shè)計者可以在適當(dāng)?shù)臅r候增加邊界掃描功能(RTL級或者邏輯綜合之后)。在后端的布局布線階段，也要考慮掃描鏈的重新規(guī)劃問題。最后，由設(shè)計者提供高質(zhì)量的測試向量集合?？紤]到LBIST在實(shí)際工程應(yīng)用上的難點(diǎn)（包括故障覆蓋率、面積和性能開銷等），我們在實(shí)際的DFT設(shè)計中并沒有采用LBIST，對芯片邏輯部分的測試仍然依賴于傳統(tǒng)的ATE。，我所做的工作在陰影部分，以下的小結(jié)將具體介紹。在該處理器中，我們采用了Synopsis公司的DFT Compiler進(jìn)行掃描鏈的插入以及各種DFT規(guī)則的檢查。在掃描鏈的插入中，我們采用最基本的MUX掃描觸發(fā)器來替換原來設(shè)計中的觸發(fā)器。掃描觸發(fā)器由一個D觸發(fā)器和一個多路選擇器MUX組成。當(dāng)SE=1時，觸發(fā)器輸入數(shù)據(jù)為上一個掃描觸發(fā)器的輸出端，從而完成測試時的串行移位功能；當(dāng)SE=0時，觸發(fā)器的輸入數(shù)據(jù)為正常功能狀態(tài)的輸入，從而完成芯片正常功能。在設(shè)計掃描鏈時，同一條掃描鏈上的掃描觸發(fā)器屬于同一個時鐘域，這樣就可以避免因為時鐘域混插而導(dǎo)致移位時時鐘無法對齊的情況。功能通路掃描使能0CLKQD1掃描通路 掃描觸發(fā)器的基本原理掃描設(shè)計已經(jīng)成為業(yè)界普遍采用的可測試性設(shè)計方法，它與ATPG相結(jié)合，可以確保高質(zhì)量的測試結(jié)果。然而，隨著電路規(guī)模的增大、觸發(fā)器個數(shù)的增多，如果要實(shí)現(xiàn)高覆蓋率的測試，掃描測試的數(shù)據(jù)量將急劇增加，從而給依賴于ATE的測試帶來一些問題：1）龐大的測試數(shù)據(jù)量一方面對ATE的存儲容量提出了更高的要求，另一方面也意味著較長的測試時間；2）盡管掃描向量的測試時間可以通過設(shè)計大量的掃描鏈來減少，但由于實(shí)際中芯片管腳數(shù)和ATE測試通道數(shù)的限制，可以由ATE直接驅(qū)動的內(nèi)部掃描鏈的條數(shù)是有限的，使得設(shè)計的掃描鏈過長，增加了測試時間。上述種種，都會帶來測試成本的增加。為了減少測試成本，各種測試壓縮的方法被廣泛的應(yīng)用到VLSI測試中。在本次設(shè)計中，調(diào)研了synopsys工具中集成的測試壓縮工具—adaptive scan。在Adaptive Scan中，測試激勵的解壓縮采用可配置的MUX網(wǎng)絡(luò)的方法，其基本原理和Illinois廣播式結(jié)構(gòu)相同，區(qū)別在于可以在移位的時候配置那些掃描鏈共享同一個輸入；測試響應(yīng)的壓縮采用XOR網(wǎng)絡(luò)的方法。在實(shí)際的工程中，可以配置輸入端口數(shù)量、掃描鏈的長度、掃描鏈的數(shù)量等。 1 1 10 0 01 0 11011111111000000000000 0 00 0 01 0 1掃描輸入掃描輸出測試激勵解壓縮：MUX網(wǎng)絡(luò)測試響應(yīng)壓縮：異或門網(wǎng)絡(luò) Adaptive Scan壓縮原理實(shí)驗過程：為了獲得較高的故障覆蓋率，我們采用了全掃描的設(shè)計方案，電路中共46137個觸發(fā)器，我們將其中除了兩個因需要必須為常數(shù)以外的全部單元替換成可掃描單元，掃描比例為100%。輸入文件：電路RTL代碼及電路網(wǎng)表開發(fā)環(huán)境：Synopsys DFTMAX (內(nèi)含Adaptive Scan), TMAX 0509功能：提供行測試模式和單核測試模式，并提供壓縮模式的測試和非壓縮模式的測試。由于該階段的設(shè)計輸入是已經(jīng)替換成掃描觸發(fā)器的網(wǎng)表文件，所以不需要設(shè)定時鐘的相關(guān)信息（周期、延遲、偏斜等），而只需要從輸入的設(shè)計中識別出相關(guān)的掃描時鐘信號、掃描使能信號等并將一些信號的值在測試模式下約束成常數(shù)。 命令參數(shù)含義set_dft_signalview existing_dft type ScanClockport clock指定端口信號clock作為測試的時鐘信號set_dft_signalview spectype ScanEnableport scanmode指定端口信號scanmode作為掃描觸發(fā)器的掃描使能信號set_dft_signalview existing_dfttype Constantport reset active_state 0指定在測試模式下需要保持為常數(shù)的信號，如reset, bypass, testmode_ 以及這些信號的有效值set_dft_signalview spectype ScanDataInport tile_si[9:0]指明每種測試模式下使用的掃描輸入端口；在Internal_scan和ScanCompression兩種模式下掃描輸入端口都是tile_si[9:0]；set_dft_signalview spectype ScanDataOutport tile_so[9:0]指明每種測試模式下使用的掃描輸出端口；在Internal_scan和ScanCompression兩種模式下掃描輸出端口都是tile_so[9:0]；其中view spec和view existing_dft命令的區(qū)別是：existing_dft表示該信號在電路中已經(jīng)連接好了，在insert_dft的過程中不需要對該信號進(jìn)行任何操作；spec表示該信號并未進(jìn)行連接或者需要重新進(jìn)行連接，在insert_dft階段需要先對該信號斷開已有的連接方式，然后重新按照設(shè)定的要求進(jìn)行連接。一般而言，觸發(fā)器的時鐘端口在設(shè)計輸入階段已經(jīng)是正確連接好了的，所以這里設(shè)定為existing_dft；而觸發(fā)器的掃描使能端口在scan_ready綜合之后是常數(shù)0，所以在insert_dft階段要將所有的觸發(fā)器的掃描使能信號連接到頂層的scanmode端口上。識別出相應(yīng)的掃描信號之后就需要配置在每種模式下掃描鏈的條數(shù)以及最大掃描鏈的長度，同時設(shè)定插入流水線（pipeline）寄存器的級數(shù)并指明pi