【文章內(nèi)容簡(jiǎn)介】 。 　　PSPICE用于噪聲分析時(shí)，可計(jì)算出每個(gè)頻率點(diǎn)上的輸出噪聲電平以及等效的輸入噪聲電平。噪聲電平都以噪聲帶寬的平方根進(jìn)行歸一化。它們的單位是V/Hz1/2。 3. 瞬態(tài)分析： 　　即時(shí)域分析，包括電路對(duì)不同信號(hào)的瞬態(tài)響應(yīng)，時(shí)域波形經(jīng)過(guò)快速傅里葉變換（FFT）后，可得到頻譜圖。通過(guò)瞬態(tài)分析，也可以得到數(shù)字電路時(shí)序波形。 　　另外，PSPICE可以對(duì)電路的輸出進(jìn)行傅里葉分析，得到時(shí)域響應(yīng)的傅里葉分量（直流分量、各次諧波分量、非線(xiàn)性諧波失真系數(shù)等）。這些結(jié)果以文本方式輸出。 4. 蒙特卡羅（==Monte Carlo）分析和最壞情況（Worst Case）分析： 　　蒙特卡羅分析是分析電路元器件參數(shù)在它們各自的容差（容許誤差）范圍內(nèi)，以某種分布規(guī)律隨機(jī)變化時(shí)電路特性的變化情況，這些特性包括直流、交流或瞬態(tài)特性。 　　最壞情況分析與蒙特卡羅分析都屬于統(tǒng)計(jì)分析，所不同的是，蒙特卡羅分析是在同一次仿真分析中，參數(shù)按指定的統(tǒng)計(jì)規(guī)律同時(shí)發(fā)生隨機(jī)變化；而最壞情況分析則是在最后一次分析時(shí)，使各個(gè)參數(shù)同時(shí)按容差范圍內(nèi)各自的最大變化量改變，以得到最壞情況下的電路特性。167。 cmos運(yùn)算放大器原理圖的制作，進(jìn)入NEW中的PROJECT PSPICE創(chuàng)建項(xiàng)目 PROJECT對(duì)話(huà)框后，輸入個(gè)保存名,點(diǎn)擊OK鍵，出現(xiàn)CREATE PSPICE PROJECT對(duì)話(huà)框選擇CREATE A BKANK PRO就建立了一個(gè)制作文件。 建立新項(xiàng)目，進(jìn)行元件的添加并利用右邊的工作欄,完成CMOS制作。 元件選擇對(duì)話(huà)框 PART 對(duì)話(huà)框中單擊右邊的ADD LIBRARY就會(huì)彈出元件選擇的對(duì)話(huà)框BROWSE FILER，然后找到LIBRARY，雙擊它然后在后一級(jí)才單中雙擊PSPICE就進(jìn)入元件庫(kù)。 元件庫(kù)的選擇對(duì)話(huà)框，所以在元件庫(kù)中雙擊BREAKOUT。 元件庫(kù)在PLACE PART對(duì)話(huà)框中找出8個(gè)MBREAKP4(PMOS)和7個(gè)MBREAKN4(NMOS)，將選好的器件放到制作面上，這樣就將主要元件選好。 電路圖的主要器件，在中可以提出接地點(diǎn)，在開(kāi)始找元件的庫(kù)中雙擊SOURE可以將需要的電源找出連接就將整個(gè)電路圖做好。 CMOS差分放大電路,然后單擊右鍵，在EDIT PSPICE MODLE中將器件的參數(shù)設(shè)置好。圖29 器件模型的修改。圖210 CMOS運(yùn)放電路圖 NETLIST建立網(wǎng)表保存起來(lái)。167。 小結(jié) CMOS運(yùn)算放大電路主要是由PMOS和NMOS構(gòu)成,所以在畫(huà)圖的時(shí)候只要注意在NMOS和PMOS的參數(shù)設(shè)置上按照要求,就能夠畫(huà)出完整的電路圖,方便后面的LVS對(duì)照，在電源的方面沒(méi)多大的影響。第三章 CMOS運(yùn)算放大器版圖設(shè)計(jì)167。 LEDIT軟件介紹Tanner集成電路設(shè)計(jì)軟件是由Tanner Research 公司開(kāi)發(fā)的基于Windows平臺(tái)的用于集成電路設(shè)計(jì)的工具軟件。該軟件功能十分強(qiáng)大，易學(xué)易用，包括SEdit，TSpice，WEdit，LEdit與LVS，從電路設(shè)計(jì)、分析模擬到電路布局一應(yīng)俱全。其中的LEdit版圖編輯器在國(guó)內(nèi)應(yīng)用廣泛，具有很高知名度。LEdit Pro是Tanner EDA軟件公司所出品的一個(gè)IC設(shè)計(jì)和驗(yàn)證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點(diǎn)，強(qiáng)大而且完善的功能包括從IC設(shè)計(jì)到輸出，以及最后的加工服務(wù)，完全可以媲美百萬(wàn)美元級(jí)的IC設(shè)計(jì)軟件。LEdit Pro包含IC設(shè)計(jì)編輯器(Layout Editor)、自動(dòng)布線(xiàn)系統(tǒng)(Standard Cell Place amp。 Route)、線(xiàn)上設(shè)計(jì)規(guī)則檢查器（DRC）、組件特性提取器（Device Extractor）、設(shè)計(jì)布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個(gè)完整的IC設(shè)計(jì)與驗(yàn)證解決方案。LEdit Pro豐富完善的功能為每個(gè)IC設(shè)計(jì)者和生產(chǎn)商提供了快速、易用、精確的設(shè)計(jì)系統(tǒng)。167。 規(guī)則選取設(shè)計(jì)規(guī)則的作用:1設(shè)計(jì)規(guī)則規(guī)定了生產(chǎn)中可以接受的幾何尺寸的要求和達(dá)到的電學(xué)性能。2對(duì)設(shè)計(jì)和制造雙方來(lái)說(shuō)，設(shè)計(jì)規(guī)則既是工藝加工應(yīng)該達(dá)到的規(guī)范，設(shè)計(jì)規(guī)則有以下幾種類(lèi)型：Minimum Width（最小寬度）、Exact Width （精確尺寸）、Not Exist、Spacing（最小間距）、Surround（最小覆蓋）、Overlap（最小交疊）、 Extension（范圍）、Density(密度) 。1. imum Width （最小寬度） 該層上所有object在任意方向上的寬度2. Exact Width（精確尺寸）該層上所有object在特定方向上的準(zhǔn)確寬度3. Not Exist在指定的層上，4. Spacing （最小間距） 在指定的層上或者在指定的兩層之間的object的最小間距5. Surround（最小覆蓋）一個(gè)層上的物體，在每個(gè)方向上，被另一層上的物體至少要環(huán)繞x各單位6. Overlap（最小交疊）一個(gè)層上的物體必須與另一個(gè)層上的物體交疊的最小尺寸。重疊大于規(guī)定距離或邊緣重合都不算違規(guī)7. Extension （范圍）一個(gè)層上的物體必須超過(guò)另一個(gè)層上的物體的邊界的最小尺寸。當(dāng)：距離超過(guò)指定數(shù)字，只有一邊剛好重合，其他都在物體之外、 被完全surround 的時(shí)候，不算是違背規(guī)則8. Density(密度)按照規(guī)則，查找layer1下拉選框中制定的密度推導(dǎo)層中的對(duì)象，并對(duì)其加以標(biāo)志。Layer1下拉選框中制定的圖層必須是密度類(lèi)型的推導(dǎo)層。如有多變性輸出到密度層，就構(gòu)成違規(guī)167。 版圖制作 PMOS版圖設(shè)計(jì) 1．將屏幕改為256色，打開(kāi)LEdit程序，系統(tǒng)自動(dòng)將工作文件命名為L(zhǎng) ；2．選擇save as命令，將文件另存為新文件名；3．取代設(shè)定：選擇Replace setup命令，進(jìn)行設(shè)計(jì)規(guī)則取代；4．編輯組件，進(jìn)行環(huán)境設(shè)定：選擇setup—design命 令對(duì)單位格點(diǎn)等進(jìn)行設(shè)定；5．選取圖層：在左邊有個(gè)圖層面板，可以選擇要繪制的圖層；6．繪制N Well：LEdit編輯環(huán)境假設(shè)是P襯底， 所以可以直接繪制N Well區(qū)域； 繪制N阱7．制Active 圖層，即工作區(qū)； 繪制Active8．計(jì)規(guī)則檢查：版圖必須配合設(shè)計(jì)規(guī)則進(jìn)行繪制，利用DRC可以確保流程效率。 查看規(guī)則9．制P Select圖層：定義P型摻雜的范圍，P Select圖和Active交集處定義為 pdiff； P摻雜10．繪制poly 圖層。 繪制poly圖層11．繪制Active Contact圖層：用來(lái)作源/漏信 號(hào)外接連線(xiàn)。 Active 接觸孔12．繪制Metal1圖層。進(jìn)行DRC檢查后保存結(jié)果. PMOS管PMOS方法和畫(huà)NMOS雷同，所需要注意的是應(yīng)為L(zhǎng)Edit編輯環(huán)境假設(shè)是P襯底，所以可以直接Nselect圖層。 CMOS 運(yùn)放版圖設(shè)計(jì) 最初構(gòu)想：CMOS運(yùn)算放大器的電路如圖11所示，器件的寬長(zhǎng)比以標(biāo)在圖中。它由偏置電路、差分電路、共源放大級(jí)、輸出緩沖等4個(gè)部分組成。偏置電路由M1M15和M9M101組成，它們分別為M5和輸出級(jí)提供偏置電流。M91和M101為源跟隨緩沖級(jí)提供偏置。差分放大級(jí)由M1~M4和M6組成，M1和M2管構(gòu)成源端耦合對(duì)，M5管和M6管構(gòu)成電流鏡，用于為耦合對(duì)提夠偏置電流源ISS。 共源放大級(jí)由M7管、M8管和M13管組成，輸出緩沖級(jí)由M9和M10組成。 CMOS運(yùn)放電路圖⑴差分電路在運(yùn)算放大電路中，差分放大在輸入級(jí)起著重要的作用，它的性能好壞影響著整個(gè)運(yùn)放的品質(zhì)。因此，這里要求CMOS要有很好的匹配。這個(gè)差分電路是由2個(gè)PMOS和3個(gè)NMOS構(gòu)成，其中PMOS的W/L=70/5,而NMOS的W/L=15/5，所以我們可以把器件分成多個(gè)PMOS或NOMS并聯(lián)來(lái)減小寄身參數(shù)。在設(shè)計(jì)PMOS和NMOS時(shí)已經(jīng)做了改進(jìn)，也為了能夠讓版圖能夠 更匹配，就要讓器件盡可能的靠近，然后就按照電路圖將各端點(diǎn)連接起來(lái)。 差分電路設(shè)想1. 將PMOS和NMOS按設(shè)計(jì)總圖位置放好，然后將PMOS柵極聯(lián)在一起，并畫(huà)出VDD和VSS區(qū)域。并在VDD區(qū)域進(jìn)行畫(huà)上源接觸孔，目的是為了增加電源線(xiàn)和阱接點(diǎn)。 與電源連接，并將電流源器件接VSS。 與VSS連接，將輸入、輸出連上 差分電路