【文章內(nèi)容簡(jiǎn)介】 片電源引腳之間的距離有何關(guān)系？ 解：去耦電容的作用是消除芯片動(dòng)作對(duì)電源電流的影響，或是消除電源電壓波動(dòng)對(duì)芯片的影響，因此越接近芯片的電源引腳越好。 【題 314】 門電路有哪兩個(gè)重要時(shí)間參數(shù)？各有何意義？ 解：一個(gè)是輸出瞬變時(shí)間，門電路的輸出從 一個(gè)狀態(tài)向另外一個(gè)狀態(tài)轉(zhuǎn)換需要的過渡時(shí)間。 另外一個(gè)是傳輸延遲時(shí)間，是輸入信號(hào)變化到輸出信號(hào)變化之間需要的時(shí)間。 【題 315】 某 CMOS 開漏輸出門驅(qū)動(dòng)發(fā)光二極管，若電源電壓為 5V，發(fā)光二極管電流為 5mA，發(fā)光管壓降為 ，試計(jì)算上拉電阻值。 解：忽略開漏輸出門的管壓降，上拉電阻 R≈（ ） /5= 【題 316】 試判斷圖題 316 中哪個(gè)三極管是導(dǎo)通或是截止的。 圖題 316 解：（ a）導(dǎo)通；（ b）截止；（ c）導(dǎo)通；（ d）截止 【題 317】 請(qǐng)查閱 74LS00 手冊(cè)，確定該 門的高電平與低電平噪聲容限。 解：查手冊(cè) 74LS00， VCC=5V 時(shí)： VIHmin=2V， VILmax= 400μ A拉電流時(shí)： VOHmin=； 8mA 灌電流時(shí)， VOLmax= 低電平噪聲容限： VNL= VILmax－ VOLmax=－ = 高電平噪聲容限： VNH= VOHmin－ VIHmin==－ 2V= 【題 318】 請(qǐng)回答 TTL 電路的灌電流能力強(qiáng)還是拉電流能力強(qiáng)？ 解：灌電流能力為 8mA，拉電流能力為 ，因此灌電流能力強(qiáng)。 【題 319】 試計(jì)算 74LS 系列門驅(qū)動(dòng) 74LS 系列門時(shí)的扇出系數(shù)。 解：查手冊(cè)可知， IIH=20μ A； IIL=－ 因此有 NH=IOHmax/IIHmax=400/20=20 NL=IOLmax/IILmax=8/=20 20 【題 320】 當(dāng) 74LS 系列門電路采用拉電流方式驅(qū)動(dòng)流過 5mA 電流的發(fā)光二極管時(shí)，出現(xiàn)什么情況？若是采用 74HC 系列電路驅(qū)動(dòng)，有什么不同嗎？ 解： 74LS 下列電路的拉電流能力只有 ，因此驅(qū)動(dòng)發(fā)光二極管時(shí)，二極管亮度很?。欢捎?74HC 系列電路時(shí) ，有足夠的驅(qū)動(dòng)能力使發(fā)光二極管發(fā)光。 【題 321】 連接 5V 電壓的上拉電阻要保持 15 個(gè) 74LS00 輸入為高電平，上拉電阻的最大阻值是多少？若按照計(jì)算的最大阻值，高電平噪聲容限為多少？ 解：若使上拉高電平與 74LS 輸出高電平 VOHmin 相同，則有 Rmax=（ Vcc－ VOHmin） /（ 15 IIHmax） =（ 5－ ） /（ 15 20μ A） = 選為 。 對(duì)于所選 ，有上拉高電平 =5－（ （ 15 20μ A）） =，因此有噪聲容限為 。 【題 322】 有源輸出（圖騰柱）與集電極開路（ OC）輸出之間有什么區(qū)別？ 解： OC 門輸出端只能輸出低電平和開路狀態(tài)，其輸出級(jí)需要上拉電阻才能輸出高電平，且上拉電源可以與芯片電源不同，因此常用于不同電源電壓芯片之間實(shí)現(xiàn)信號(hào)電平變換， OC 門輸出端可以并聯(lián)實(shí)現(xiàn)線與； 有源輸出可以輸出低電平與高電平，兩個(gè)有源輸出端連接在一起時(shí)，若是一個(gè)輸出端輸出高電平，另外一個(gè)輸出端輸出低電平時(shí)，可引起較大電流損壞輸出級(jí)。 【題 323】 查閱商業(yè)溫度范圍的 74LS00 芯片手冊(cè)，回答如下問題： （ 1）電源電壓范圍； （ 2）輸出高電平電壓范 圍； （ 3）輸出低電平電壓范圍； （ 4）輸入高電平電壓范圍； （ 5）輸入低電平電壓范圍； （ 6）該芯片的電源電流； （ 7）典型傳播延遲時(shí)間； （ 8）扇出系數(shù)。 解：（ 1）電源電壓范圍 ~ （ 2）輸出高電平范圍：當(dāng) |IOH|≤ 時(shí)： ~5V （ 3）輸出低電平范圍：當(dāng) IOL≤ 8mA 時(shí)： 0~ （ 4）輸入高電平電壓范圍： 2V~5V （ 5）輸入低電平電壓范圍； 0~ （ 6）該芯片的靜態(tài)電源電流； ： ICCH= 時(shí) ： ICCL=（ 7）典型傳播延遲時(shí)間； tPHL =10ns； tPLH=9ns； 21 （ 8）扇出系數(shù)。 高電平輸入電流 IIH=20μ A，輸出 IOH為 400μ A，因此高電平扇出系數(shù)為 20。 低電平輸入電流 IIL=，輸出 IOL為 8mA，因此低電平輸出心事為 20。 【題 324】 試確定圖題 324 所示 74LS 門電路的輸出狀態(tài)（設(shè)電源 VCC 為 5 V）。 圖題 324 解： Y1=高電平； Y2=開路； Y3=高電平； Y4=高阻； Y5=高電平； Y6=高電平 Y7=高電平； Y8=高阻； Y9=高電平； Y10=高電平 【題 325】 試確定圖題 325 所示 74HC 門電路的輸出狀態(tài)（設(shè)電源 VCC 為 5 V）。 圖題 325 解： Y1=高電平； Y2=低電平； Y3=低電平 【題 326】 試確定圖題 326 所示 74LS 門電路的輸出負(fù)載是灌電流還是拉電流，并確定最大電流值。 圖題 326 解：（ 1）輸出低電平，因此是灌電流負(fù)載，保證輸出為 時(shí)的最大電流值為 8mA。 （ 2）輸出高電平，因此是拉電流負(fù)載，保證輸出為 時(shí)的最大電流值為 。 22 【題 327】 寫出 圖題 327 所示電路的邏輯函數(shù)式。若是每個(gè)門的 IOL（ max） =20mA， VOL（ max）=，假設(shè) Y 端連接 10 個(gè) TTL 負(fù)載。試求電源電壓是 5V情況下的最小上拉電阻值。 圖題 327 解：邏輯函數(shù)式： EFCDABY ??? 若假設(shè)每個(gè) LS TTL 低電平輸入電流為 ，則有： Rmin=（ VccVOLmax） /（ IOLmax－ 10 ） =（ 5V－ ） /（ 20mA4mA）≈ 【題 328】 圖題 328 所示的 74LS 電路中，若是 VI1 為下列情況時(shí)， VI2 為多少？（這里假設(shè)電壓表內(nèi)阻為 50k?）。 （ 1） VI1 懸空。 （ 2） VI1 接低電平（ ）。 （ 3） VI1 接高電平（ ）。 （ 4） VI1 經(jīng)過 68?電阻接地。 （ 5） VI1 經(jīng)過 10k?電阻接地。 圖題 328 解：設(shè)肖特基二極管壓降為 ，晶體管發(fā)射結(jié)壓降 ，則有 （ 1） V12≈ 1V；（ 2） V12≈ ； （ 3） V12≈ 1V；（ 4） V12≈ 0V；（ 5） V12≈ 1V； 【題 329】 試說明如下各種門電路中哪些輸出端可以直接并聯(lián)使用？ （ 1）具有推拉輸出（圖騰柱）的 TTL 電路。 （ 2） TTL 電路 OC 門。 （ 3） TTL 電路三態(tài)門。 （ 4）具有互補(bǔ)輸出（非門）結(jié)構(gòu)的 CMOS 電路。 （ 5） CMOS 電路 OD 門。 （ 6） CMOS 電路三態(tài)門。 解：（ 2）（ 3）（ 5）（ 6）可以。 23 第 4 章 習(xí)題與參考答案 【題 41】 寫出圖題 41 的輸出邏輯函數(shù)式。 圖題 41 解：（ 1） CAAACBAY ?????1 （ 2） DBCBACDBACDBADBDCDABAY ??????????? ）（2 【題 42】 使用與門、或門實(shí)現(xiàn)如下的邏輯函數(shù)式。 （ 1） 1Y ABC D?? （ 2） 2Y A CD B??（ ） （ 3） 3Y AB C?? 解： amp。1≥ABCD Y11≥amp。amp。ABCDY2amp。AB 1≥ Y3C.... 【題 43】 使用與門、或門和非門，或者與門、或門和非門的組合實(shí)現(xiàn)如下的邏輯函數(shù)式。 （ 1） 1Y AB BC?? （ 2） 2Y A C B??（ ） （ 3） 3Y AB C B EF G? ? ?（ ） amp。amp。1≥ Y1.1ABC.amp。1≥ Y2.1ABCamp。1≥1≥amp。amp。1ABC.EFG.Y3... 【題 44】 試寫出圖題 44 所示電路的邏輯函數(shù)式，列出真值表，并分析該電路的邏輯功能。 24 圖題 44 解： BCACABY ???1 A B C Y1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 此電路是三人表決電路，只要有兩個(gè)人輸入 1，輸出就是 1。 DA B CDCABCDBAB C DADA B CDCABCDBAB C DAY ????????2 A B C D Y2 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 該電路在 4 個(gè)輸入中有 3 個(gè)為 1 時(shí)，輸出 Y2 為 1。 【題 45】 邏輯電路與其輸入端的波形如圖題 45 所示，試畫出邏輯電路輸出端 Y 的波形。 25 圖題 45 解： BAY ?? BA.Y.. 【題 46】 圖題 46 所示的邏輯電路中，與非門為 74LS00，或非門是 74LS02，非門是 74LS04。試分析該電路的最大傳輸延遲時(shí)間。 圖題 46 解： 74LS00、 74LS02 和 74LS04 的最大 tPHL 和 tPLH 都是 15ns，因?yàn)?A 信號(hào)經(jīng)過 4 級(jí)門達(dá)到輸出端 X，因此最大傳輸延遲時(shí)間為 4 15ns=60ns。 【題 47】 圖題 47 所示的是家用報(bào)警器裝置，該裝置具有 6 個(gè)開關(guān)，各開關(guān)動(dòng)作如下： amp。amp。amp。amp。amp。amp。11111≥1≥1≥MENR S TWDGA L A R M7 4 H C 0 4 7 4 L S 0 87 4 H C T 3 2+ 5 V+ 5 V1k Ω1k ΩR RR 12 6~....+ 5 V.2 . 2 k ΩR 6S P K9 0 1 3. 圖題 47 人工報(bào)警 開關(guān) M，該開關(guān)閉合時(shí)，報(bào)警信號(hào) ALARM=1，開始報(bào)警。 報(bào)警使能開關(guān) EN，該開關(guān)閉合時(shí)，窗戶、門和車庫信號(hào)才能使 ALARM=1。 復(fù)位開關(guān) RST，該開關(guān)斷開時(shí)，取消報(bào)警。 窗戶開關(guān) W，該開關(guān)平常處于閉合狀態(tài)，一旦斷開，使 ALARM=1，開始報(bào)警。 門開關(guān) D，該開關(guān)平常處于閉合狀態(tài)，一旦斷開，使 ALARM=1，開始報(bào)警。 車庫開關(guān) G，該開關(guān)平常處于閉合狀態(tài)，一旦斷開，使 ALARM=1，開始報(bào)警。 （ 1）試寫出圖示電路的邏輯函數(shù)式。 26 （ 2） 該報(bào)警裝置采用了 HC、 LS 和 HCT系列的門電路，試計(jì)算電路接口之間的噪 聲容限。 （ 3） 確定開關(guān)與 74HC04 之間、 74HCT32 與 9013 晶體管之間的接口電路是否可以正確動(dòng)作。 （ 4）試計(jì)算該電路的最大靜態(tài)功耗，若用 5V 電壓、 800mA h 的電池供電，可以工作多長(zhǎng)時(shí)間。各芯片靜態(tài)電源電流如下： 四 2輸入或門 74HCT32 的靜態(tài)電源電流 ICC=20?A，每個(gè)引腳附加電源電流Δ ICC=；六非門 74HC04 的電源電流 ICC=2?A；四 2 輸入與門 74LS08 的電源電流 ICCH=，ICCL=。 解： （ 1） 圖示電路的邏輯函數(shù)式為： ）（ GDWRS TENMA L A RM ???? （ 2）三種邏輯電路之間的噪聲容限 74HC04 驅(qū)動(dòng) 74LS08，高電平噪聲容限為 － 2V=；低電平噪聲容限 －=。 74HCT 的輸入信號(hào)兼容 TTL，因此 LS08 電路可以驅(qū)動(dòng) HCT32 電路，因此噪聲容限計(jì)算如下： 高電平噪聲容限 ==；低電平噪聲容限為 =。 （ 3）輸入開關(guān)與邏輯電路之間、邏輯電路與 9013 晶體管之間是否正常動(dòng)作 輸入開關(guān)信號(hào) RST、 D、 G、 W 的與 74HC04 連接，由于 HC 系列電路的輸入電 阻很大，只需要 1μ A電流，因此開關(guān)信號(hào)的高電平近似為 5V，低電平近似為 0，因此高電平噪聲容限為 ，低電平噪聲容限為 ； 輸入開關(guān)信號(hào) EN 與 74LS08 連接， 74LS08 低電平輸入電流為 ，因下拉電阻為1kΩ，因此輸入低電平 VIL 為 ，因此低電平噪聲容限為 － =