【文章內(nèi)容簡介】 XD3/GPIOC[0]198I/O串口3數(shù)據(jù)接收。通用IO口C位0(注1)DTR3/TXD8/GPIOB[6]197I/O串口3數(shù)據(jù)終端就緒(C500D2為0)。串口8數(shù)據(jù)發(fā)送(C500D2=1)。通用IO口B位6(注1)DSR3/RXD8/GPIOC[1]196I/O串口3數(shù)據(jù)設(shè)備就緒(C500D2為0)。串口8數(shù)據(jù)接收(C500D2=1)。通用IO口C位1(注1)串口4TXD4/GPIOB[7]195I/O串口4數(shù)據(jù)發(fā)送。通用IO口B位7(注1)RXD4/GPIOC[2]194I/O串口4數(shù)據(jù)接收。通用IO口C位2(注1)鍵盤KCLK4I/O鍵盤時鐘KDAT3I/O鍵盤數(shù)據(jù)其他TEST34I測試（必須接地）電源VCC20，30，52，73，84，96，104，115，132， 147，156，172，200，208，P電源GND1，9，19，25，31，37，43，53，62`，72，79，80，95，100，105，110，116，129，133，136，146，152，157，165，173，180，187，188P地注1:參見通用輸入輸出的寄存器設(shè)置。 在管腳的詳細說明之前，先解釋一下KT8808的配置寄存器，配置寄存器是一個16位的寄存器，其內(nèi)容在復(fù)位信號RSTN從低到高時將MD[15：0]值打入。管腳MD[15：0]內(nèi)部都有下拉電阻，當其各位定義如下：MD[15：13]：保留MD[12]：CPU時鐘選擇1MD[11]：CPU80186內(nèi)含MD[10]：保留MD[9]：保留MD[8]：內(nèi)部16位總線選擇MD[7]：EDO DRAMMD[6]：保留MD[5]：2片DRAMMD[4]：字庫啟動MD[3]：CPU時鐘選擇0MD[2]：CPU總線選擇1MD[1]：CPU總線選擇0MD[0]：RESET輸出使能，=1，RESET從CS2N輸出。4．1 復(fù)位及時鐘管腳KT8808使用管腳RSTN為低將所有模塊初始化。KT8808上有三個振蕩器，分別為：串口時鐘振蕩器() XTL1，CLKO；顯示點時鐘時鐘振蕩器XTL2，DCLK；DRAM時鐘時鐘振蕩器XTL3，MCLK；KT8808內(nèi)部所有時鐘都是有這三個時鐘合成而成。4．1．1 串口時鐘八個串口時鐘使用XTL1分頻而成，分別是 串口1由2x530d0控制，2x530d0 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口2由2x530d1控制，2x530d1 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口3由2x530d2控制，2x530d2 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口4由2x530d3控制，2x530d3 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口5由2x530d4控制，2x530d4 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口6由2x530d5控制，2x530d5 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口7由2x530d6控制，2x530d6 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）； 串口8由2x530d7控制，2x530d7 = 0，XTL1 10分頻（）；=1，XTL1 2分頻（）；4．1．2 CPU時鐘CPU時鐘由如下方式產(chǎn)生:MD[12],MD[3] = 00 : XTL1 2分頻MD[12],MD[3] = 01 : XTL1MD[12],MD[3] = 10 : XTL2 2分頻MD[12],MD[3] = 11 : XTL24．1．3 顯示點時鐘顯示點時鐘由如下方式產(chǎn)生：2C507D7，2C509D1 = 00 ： XTL2 2分頻2C507D7，2C509D1 = 01 ： XTL22C507D7，2C509D1 = 1X ： XTL3 4．1．4 DRAM時鐘DRAM時鐘由如下方式產(chǎn)生：2C50AD7 = 0 ：XTL32C50AD7 = 1 ：XTL24．2 CPU接口CPU接口管腳包括CPU控制信號、地址信號和數(shù)據(jù)信號。根據(jù)配置寄存器MD[11]、MD[2]、MD[1]的值不同有不同的功能，定義如下：MD[11，2，1] = 000：內(nèi)部CPU不工作，外接V20或80188 CPUMD[11，2，1] = 001：內(nèi)部CPU不工作，外接Z80180 CPUMD[11，2，1] = 01X：內(nèi)部CPU不工作，外接ISA總線MD[11，2，1] = 100：內(nèi)部CPU工作，輸出V20或80188總線MD[11，2，1] = 101：內(nèi)部CPU工作，輸出Z80180 總線MD[11，2，1] = 11X：內(nèi)部CPU工作，輸出ISA總線下面分別加以說明：4．2．1 MD[11，2，1] = 000：內(nèi)部CPU不工作，外接V20或80188 CPU對于80188： 80188的S2通過ALE鎖存接管腳IORN（輸入） 管腳IOWN接80188的INT2（中斷響應(yīng)，低有效， 輸入） 管腳MWRN接80188的WR*（寫脈沖，低有效， 輸入） 管腳MRDN接80188的RD*（讀脈沖，低有效， 輸入） 管腳INT接80188的INT0（中斷請求，高有效， 輸出） 管腳NMI接80188的NMI（不可屏蔽中斷請求，高有效， 輸出）管腳RDY接80188的ARDY（異步等待信號，高有效， 輸出）管腳ASTB接80188的ALE（地址鎖存信號，高有效，輸入）數(shù)據(jù)總線SD[7：0]接80188的地址低8位和數(shù)據(jù)的復(fù)合信號AD[7：0]地址總線SA[19：8]接80188的A[19：8]（輸入）SAO[7：0]作為鎖存的低8位地址輸出管腳TSTO作為A17的鎖存輸出。對于V20 管腳IORN接V20的IO/M*（IO、存儲器選擇，輸入） 管腳IOWN接V20的INTAK*（中斷響應(yīng)，低有效， 輸入） 管腳MWRN接V20的WR*（寫脈沖，低有效， 輸入） 管腳MRDN接V20的RD*（讀脈沖，低有效， 輸入） 管腳INT接V20的INT（中斷請求，高有效， 輸出） 管腳NMI接V20的NMI（不可屏蔽中斷請求，高有效， 輸出）管腳RDY接V20的READY（等待信號，高有效， 輸出）管腳ASTB接V20的ASTB（地址選通信號，高有效，輸入）數(shù)據(jù)總線SD[7：0]接V20的地址低8位和數(shù)據(jù)的復(fù)合信號AD[7：0]地址總線SA[19：8]接V20的A[19：8]（輸入）SAO[7：0]作為的鎖存的低8位地址輸出 管腳TSTO作為A17的鎖存輸出。4．2．2 MD[11，2，1] = 001：內(nèi)部CPU不工作，外接Z80180 CPU 管腳IORN接Z80180的IOREQ*（IO請求，低有效， 輸入） 管腳IOWN接Z80180的MREQ*（存儲器請求，低有效， 輸入） 管腳MWRN接Z80180的WR*（寫脈沖，低有效， 輸入） 管腳MRDN接Z80180的RD*（讀脈沖，低有效， 輸入） 管腳INT接Z80180的INTO（中斷請求，高有效， 輸出） 管腳NMI接Z80180的NMI（不可屏蔽中斷請求，高有效， 輸出） 管腳RDY接Z80180的WAIT（等待信號，高有效， 輸出）數(shù)據(jù)總線SD[7：0]接Z80180的D[7：0]地址總線SA[19：8]、SAO[7：0]接Z80180的A[19：0]4．2．3 MD[11，2，1] = 01X：內(nèi)部CPU不工作，外接ISA總線 管腳IORN接ISA總線的IORN（IO讀選通，低有效， 輸入） 管腳IOWN接ISA總線的IOWN（IO寫選通，低有效， 輸入） 管腳MWRN接ISA總線的MWRN（存儲器寫選通，低有效， 輸入） 管腳MRDN接ISA總線的MRDN（存儲器讀選通，低有效， 輸入） 管腳INT接ISA總線的INT（中斷請求，高有效， 輸出） 管腳NMI接ISA總線的NMI（不可屏蔽中斷請求，高有效， 輸出） 管腳RDY接ISA總線的RDY（等待信號，高有效， 輸出）數(shù)據(jù)總線SD[7：0]接ISA總線的SD[7：0]地址總線SA[19：8]、SAO[7：0]接ISA總線的SA[19：0]4．2．4 MD[11，2，1] = 100：內(nèi)部CPU 80188/80186工作，輸出V20或80188總線對于80188： 管腳IORN（輸出）作為80188的S2反向 管腳IOWN作為80188的INT2（中斷響應(yīng)，低有效， 輸出） 管腳MWRN作為80188的WR*（寫脈沖，低有效， 輸出） 管腳MRDN作為80188的RD*（讀脈沖，低有效， 輸出） 管腳INT作為80188的INT0（中斷請求，高有效， 輸入） 管腳NMI作為80188的NMI（不可屏蔽中斷請求，高有效， 輸入）管腳RDY作為80188的ARDY（異步等待信號，高有效， 輸入）管腳ASTB作為80188的ALE（地址鎖存信號，高有效，輸出）數(shù)據(jù)總線SD[7：0] 作為80188的地址低8位和數(shù)據(jù)的復(fù)合信號AD[7：0]地址總線SA[19：8] 作為80188的A[19：8]（輸出）SAO[7：0]作為鎖存的低8位地址輸出管腳TSTO作為A17的鎖存輸出。對于V20 管腳IORN作為V20的IO/M*（IO、存儲器選擇，輸出） 管腳IOWN作為V20的INTAK*（中斷響應(yīng)，低有效， 輸出） 管腳MWRN作為V20的WR*（寫脈沖，低有效， 輸出） 管腳MRDN作為V20的RD*（讀脈沖，低有效， 輸出） 管腳INT作為V20的INT（中斷請求，高有效， 輸入） 管腳NMI作為V20的NMI（不可屏蔽中斷請求，高有效， 輸入）管腳RDY作為V20的READY（等待信號，高有效， 輸入）管腳ASTB作為V20的ASTB（地址選通信號，高有效，輸出）數(shù)據(jù)總線SD[7：0] 作為V20的地址低8位和數(shù)據(jù)的復(fù)合信號AD[7：0]地址總線SA[19：8]接V20的A[19：8]（輸出）SAO[7：0]作為的鎖存的低8位地址輸出 管腳TSTO作為A17的鎖存輸出。4．2．5 MD[11，2，1] = 101：內(nèi)部CPU 80188/80186工作，輸出Z80180信號 管腳IORN作為Z80180的IOREQ*（IO請求，低有效， 輸出） 管腳IOWN作為Z80180的MREQ*（存儲器請求，低有效， 輸出） 管腳MWRN作為Z80180的WR*（寫脈沖，低有效， 輸出） 管腳MRDN作為Z80180的RD*（讀脈沖，低有效， 輸出） 管腳INT作為Z80180的INTO（中斷請求，高有效， 輸入） 管腳NMI作為Z80180的NMI（不可屏蔽中斷請求，高有效， 輸入） 管腳RDY作為Z80180的WAIT（等待信號，高有效， 輸入）數(shù)據(jù)總線SD[7：0] 作為Z80180的D[7：0]地址總線SA[19：8]、SAO[7：0] 作為Z80180的A[19：0]（輸出）4．2．6 MD[11，2，1] = 11X：內(nèi)部CPU 80188/80186工作，輸出ISA 8位總線信號 管腳IORN作為ISA總線的IORN（IO讀選通，低有效， 輸出） 管腳IOWN作為ISA總線的IOWN（IO寫選通，低有效， 輸出） 管腳MWRN作為ISA總線的MWRN（存儲器寫選通，低有效， 輸出） 管腳MRDN作為ISA總線的MRDN（存儲器讀選通，低有效， 輸出） 管腳INT作為ISA總線的INT（中斷請求，高有效， 輸入） 管腳NMI作為ISA總線的NMI（不可屏蔽中斷請求，高有效， 輸入）管腳RDY作為ISA總線的RDY（等待信號，高有效， 輸入）管腳ASTB作為ISA總線的AEN輸出數(shù)據(jù)總線SD[7：0] 作為ISA總線的SD[7：0]地址總線SA[19：8]、SAO[7：0] 作為ISA總線的SA[19：0]（輸出）4．3．中斷控制器及外部中斷請求IR0和IR7 這兩個管腳在串口5和6未打開時（C500D5=0，C500D6=0）作為8259中斷請求0和7，在串口5和6打開時（C500D5=1，C500D6=1）作為串口5和6的數(shù)據(jù)接收腳。 KT8259與標準8259兼容。8259寄存器及編程詳見一般8259資料。 KT8259的口地址為2221H。 8259可接收八個中斷請求，這八個中斷安排如下：4．3．1 KT2000中斷請求安排 中斷請求0： 外中斷請求管腳IR0（C500D7=0和C500D2=0）；串口8中斷合用（C500D7=1或C500D2=1） 中斷請求1： 定時器中斷請求 中斷請求2： 串口1中斷請求 中斷請求3： 串口2中斷請求 中斷請求4： 串口4中斷請求合用 中斷請求5： 鍵盤中斷請求 中斷請求6： 打印機中斷請求 中斷請求7： 外中斷請求管腳IR7（C500D5=0和C500D6=0）；串口6中斷請求合用