【文章內(nèi)容簡介】 在研制過程中，Intel 計算機專家泰德霍夫 (Ted Hoff)發(fā)現(xiàn)，與其依照每一個不同的使用規(guī)格設計一顆顆不同的芯片，不如把整個結(jié)構(gòu)拆分成兩部分，一邊是共用的 、能進行邏輯控制用的處理器，另一邊則是用來貯存指令的只讀存儲器 ROM(Read Only Memory)。對于不同計算器，只需要改變存儲器的內(nèi)容。如此一來，同一個處理器可以應用在各種不同的計算器，甚至可以適用在各種不同的數(shù)字產(chǎn)品上。這一想法，有兩個主要的突破。在技術方面，只要以集成電路科技設計出這個用于邏輯控制的處理器，長久盼望的“單芯片電腦”即將可以實現(xiàn)。在商業(yè)方面一套元件可以廣泛用于各種不同的產(chǎn)品上，這意味著一個可以大量產(chǎn)出、適用于各種不同的產(chǎn)品的機會。英特爾于是把這個邏輯控制用的處理器稱作“微處理器” (Microprocessor)。因為它真是一個“微小”的處理器。4004 能完成兩個 4 位數(shù)相加，能通過重復相加完成乘法。以今天的標準， 4004 雖然過于原始，但是它卻成為微處理器的容量和功能不斷發(fā)展的開端。 最早的 8 位微處理器 8008 是在 1972 年由 Intel 公司推出的，它也采用 PMOS 工藝，仍然屬于第一代微處理器。它要求 20 個或者更多的附加器件才能夠構(gòu)成一個功能完備的 CPU． 8008 的問世，使得很多的廠家意識到微處理器有著巨大的潛在市場。從那時候起。微處理器得到了飛速的發(fā)展。 8 位微處理器的典型代表是 1974 年 Intel公司推出的 8080， Motorola 公司的 6800，以及 1976 年 Zilog 公司的 ZS0，它們都采用 NMOS 工藝，平均指令周期約 2us。 16 位微控制器最早出現(xiàn)在 1974 年。現(xiàn)在比較典型的芯片則還要晚些時候出現(xiàn)：Intel8060出現(xiàn)于 1978年； 1979年為 Zilog公司的 28000i 1980年為 Motorola的 M68000。16 位微控制器芯片已經(jīng)進入超大規(guī)模集成電路的行列，例如 Intel80286 包含 130000第一章 緒 論 3 個器件。 32 位微控制器則都屬于 VLSI 芯片。 1981 年， Intel 的 32 位微 控制器 APX432。 隨著集成電路設計技術和深亞微米制造技術的迅速發(fā)展，集成電路已經(jīng)進入片上系統(tǒng) (SOC： System On Chip)時代。 SOC 是在單一的芯片上實現(xiàn)信號的采集、處理、轉(zhuǎn)換、存儲和 I／ 0 等功能，即實現(xiàn)一個系統(tǒng)。當然 SOC 芯片的集成度和設計的復雜性也越來越明顯，試想一下對于一個百萬千萬甚至上億個晶體管的芯片，很難采用自底向上的設計方法來實現(xiàn)，取而代之的是自頂向下的設計方法。 論文的主要工作 本課題的主要工作就是通過對 RISC 的 體系結(jié)構(gòu)、 MIPS 指令集的仔細分析與研究，先得到一個粗略的總體框架 ，采用自頂向下 (TOP— DOWN)的數(shù)字系統(tǒng)設計方法．對其逐層細化，使用 Verilog HDL 語言完成 32 位 MIPS 指令集的 嵌入式精簡指令集微處理器核的設計。 主要工作如下： (a) 體系結(jié)構(gòu)分析 即確定微控制器核的總體結(jié)構(gòu)，劃分與定義微控制器核各個層次模塊的功能和結(jié)構(gòu)。這項工作主要是通過分析、研究 通用 的 MCU 的硬件結(jié)構(gòu)及所有指令工作過程的分析，深入理解 MCU 工作原理和設計方法，為確定 MCU 核的總體結(jié)構(gòu)，劃分與定義 MCU核各個層次模塊的功能和結(jié)構(gòu)奠定堅實基礎。 (b) MCU IP 核結(jié)構(gòu)劃分和時序設計 根據(jù) 對 通用 MCU結(jié)構(gòu)的分析，劃分論文 MCU IP 核結(jié)構(gòu)，把 它按照五級流水線結(jié)構(gòu)， 劃分為 ALU，譯碼，數(shù)據(jù)選擇，程序計數(shù)器 ， Cache 單元 ，存儲器， 算數(shù)邏輯單元 ，并對每一個模塊進一步細化。設計流水線結(jié)構(gòu)，分析每一條指令運行的過程，確定 MCU的時序控制過程。 (c) 模塊的 Verilog HDL 設計 使用 Verilog HDL 對每個模塊分別進行設計，設計風格采用可綜合的語言描述。 (d )MCU IP 核的仿真驗證與綜合 利用 EDA 工具先對每個 MCU IP 核的模塊進行仿真驗證，然后再對整個 IP 核進基于 MIPS 精簡指令集的 32 位微處理器設計 4 行仿真與綜合，薦對起 進行全指令集測試確保指令運行正確。 (e) 總結(jié)設計中的經(jīng)驗教訓，提高設計水平。第二章 設計方法與設計流程 5 第二章 設計方法與設計流程 數(shù)字系統(tǒng)高層次設計 高層次設計方法是數(shù)字系統(tǒng)設計最新、最先進的方法。高層次設計技術是面向系統(tǒng)的設計技術，設計者采用硬件描述語言 (Hardware Description LanguageHDL)對系統(tǒng)進行語言級描述，而不是采用傳統(tǒng)的邏輯圖形式來設計系統(tǒng)。數(shù)字系統(tǒng)的設計包括行為、結(jié)構(gòu)和物理三個領域。行為指系統(tǒng)的功能；結(jié)構(gòu)指系統(tǒng)的邏輯組成：物理指系統(tǒng)具體實現(xiàn)的幾何特征與物理特性。根據(jù)抽象級別的不同，數(shù)字系統(tǒng)又劃 分為若干層次，一般自頂向下包括系統(tǒng)級、行為功能級 f 或稱 (算法級 )、寄存 器 傳輸級 (RTL)、邏輯級、電路級等。通常將寄存器傳輸級以上的層次稱為高層次。利用硬件描述語言對寄存器傳輸級以上的層次進行的描述設計稱為高層次設計，描述的層次越高，設計的層 次就越高。如在行為功能級上進行描述。經(jīng)高層次的自動綜合優(yōu)化、模擬和驗證 即可測性設計綜合，并根據(jù)相應的約束條件自動產(chǎn)生出門級．電路，最終生產(chǎn)實現(xiàn)高質(zhì)量的硅片，這就是高層次設計的全過程。因此，有人預言：“未來的 VLSI 設計者是科學家而不是工程師”。意思是說：由于 EDA 工具的 高度自動化，設計 重點將轉(zhuǎn)向概念設計，而大部分工程實現(xiàn)中的技術問題都可依靠 EDA 工具解決。 高層次設計技術主要包括功能強大的硬件描述語言、高層次綜合技術、高 層次模擬技術以及測試設計的綜合技術與自頂向下的設計方法 [6] 。 自項向下設計方法與設計流程 所謂自頂向下的設計方法，就是設計者首先從整體上規(guī)劃整個系統(tǒng)的功能和性能，然后對系統(tǒng)進行劃分，分解為規(guī)模較小、功能較簡單的局部模塊，并確立它們之間的相互關系，這種劃分過程可以不 斷地進行下去，直到劃分得到的單元可以映射到物理實現(xiàn)。因而它是面向系統(tǒng)的設計技術，使設計師可以將更多的精力和時間花費在從高層次上對系統(tǒng)進行功能定義和設計。 基于 MIPS 精簡指令集的 32 位微處理器設計 6 自頂向下的設計方法是隨著硬件描述語言和 EDA 工具同步發(fā)展起來的。硬件描述語言可以在各個抽象層次上對電子系統(tǒng)進行描述，而且借助于 EDA 設計工具，可以自動實現(xiàn)從高層次到低層次的轉(zhuǎn)換，這使得自頂向下的設計過程得以實現(xiàn)。采用自頂向下的優(yōu)點是：由于整個設計是從系統(tǒng)頂層開始的，結(jié)合模擬手段，可以從一開始就掌握所實現(xiàn)系統(tǒng)的性能狀況，結(jié)合應用領域的具體要求，在此時就調(diào)整設 計方案、進行性能優(yōu)化或折衷取舍；隨著設計層次向下進行，系統(tǒng)性能參數(shù)將得到進一步的細化和確認，并隨時可以根據(jù)需要加以調(diào)整，從而保證了設計的正確性，縮短了設計周期，設計規(guī)模越大，這種設計方法的優(yōu)勢越明顯缺點是：需要先進的 EDA 設計工具和精確的工藝庫的支持。自頂向下設計流程可分為三個大的階段，如圖 21 所示。各個階段之間并沒有絕對的界限。 (一 )系統(tǒng)設計 系統(tǒng)設計階段最為重要，它包括系統(tǒng)功能分析、體系結(jié)構(gòu)設計、系統(tǒng)描述與功能仿真四個步驟。 (1)系統(tǒng)功能分析 系統(tǒng)功能分析的一個目的是在系統(tǒng)設計之前搞清楚系統(tǒng)的需求 。要確定系統(tǒng)所要完成的功能、系統(tǒng)的輸入輸出、輸入輸出之間的關系以及系統(tǒng)的時序要求。另外一個目的就是系統(tǒng)的模塊劃分。在系統(tǒng)分析時，應根據(jù)功能的耦合程度，將系統(tǒng)劃分為不同的功能模塊，每一個功能都映射到一個模塊，同時還需要確定模塊之間的相互關系這是模塊化設計的基本需要。 (2)體系結(jié)構(gòu)設計 體系結(jié)構(gòu)設計使整個設計的關鍵之關鍵，以后的所有工作，都是依賴于所設計的體系結(jié)構(gòu)來進行的。體系結(jié)構(gòu)設計的首要任務就是數(shù)據(jù)通路的設計。在數(shù)字系統(tǒng)的設計，系統(tǒng)的控制是建立在數(shù)據(jù)通路的基礎之上，不同的數(shù)據(jù)通路對應了不同的控制通路。數(shù)據(jù) 通路的設計包括處理數(shù)據(jù)類型分析、處理單元的劃分以及處理單元之間的關聯(lián)程度等?？刂仆肥菙?shù)據(jù)通路上數(shù)據(jù)傳輸?shù)目刂茊卧?，用于協(xié)調(diào)數(shù)據(jù)處理單元之間的關系?？刂仆返脑O計主要包括數(shù)據(jù)的調(diào)度、數(shù)據(jù)的處理算法和正確的時序安排等。數(shù)據(jù)通路與控制通路的設計，并不是截然分開的，有時在確定好數(shù)據(jù)通路后，由于時序或數(shù)據(jù)的調(diào)度等問題，而不得不重新修改數(shù)據(jù)通路。所以，數(shù)據(jù)通路與控制通路的第二章 設計方法與設計流程 7 設計，往往要經(jīng)過許多次反復，才能達到最優(yōu)的效果。 (3)系統(tǒng)描述 Verilog 支持不同的描述方法，但對于系統(tǒng)的描述，仍需注意以下幾點： (a)采用 TOP． DOWN 的結(jié)構(gòu)化設計方法。這樣設計的結(jié)構(gòu)與層次都非常清晰，易于修改與調(diào)試。 (b)注意設計源碼的風格對電路的影響。同樣的功能用不同的描述，可以產(chǎn)生不同的結(jié)果。在描述電路時，應認真考慮電路的描述方法。 (c)雖然高層次設計提倡設計與工藝無關性，但是在某些設計中，由于特定結(jié)構(gòu)的要求，有些描述可能無法實現(xiàn)，致使在綜合過程中產(chǎn)生不必要的錯誤。 (d)在描述時，要分清楚哪些是用來綜合的程序，哪些是僅僅是用來仿真的程序。 (4)系統(tǒng)功能仿真 系統(tǒng)的功能仿真是驗證功能正確性的重要手段，幾乎所有的高層設計軟件都支持語言級的系統(tǒng)仿真。在語言級的系統(tǒng)仿真時，要求設計者使用 Vedlog 語言所提供的豐富的仿真語句來編寫系統(tǒng)的測試基準程序。測試基準程序在高層次設計中占有非常重要的地位，不僅在系統(tǒng)功能仿真時被用來作為功能驗證的基準，而且在門級仿真與時序仿真時都要以此為基準。測試基準程序用于模擬系統(tǒng)的工作環(huán)境。在該程序中，產(chǎn)生系統(tǒng)工作所需的所有輸入信號，同時多系統(tǒng)產(chǎn)生的輸出信號進行判別，給出正確和錯誤信息。 (二 )綜合優(yōu)化 該階段主要的工作是系統(tǒng)的綜合優(yōu)化與門級 (Gate Level)方針。 (1)系統(tǒng)的綜合優(yōu)化 系統(tǒng)的綜合優(yōu)化分 為兩個步驟：第一步是將語言翻譯成門電路，第二步是門級優(yōu)化。系統(tǒng)優(yōu)化的目的就是花費攝小的硬件資源滿足最大的時序要求。所以，系統(tǒng)優(yōu)化就是在系統(tǒng)的速度 (Speed)和面積 (Area)之間找到一個最佳方案。系統(tǒng)優(yōu)化的關鍵在于系統(tǒng)的約束條件 (Constraints)的設定，系統(tǒng)的約束條件將使系統(tǒng)的優(yōu)化按照設計者所期望的目標進行。 (2)門級仿真 現(xiàn)在～般的高層綜合工具，都能夠提取出系統(tǒng)的門級描述 Verilog 語言文件，該基于 MIPS 精簡指令集的 32 位微處理器設計 8 文件內(nèi)不僅包含了完成系統(tǒng)功能所需的元件，而且也包含了電路的一些時序信息。將該程序與前面所提到的測試 基準程序連接到一起，就可以進行門級的時序方針。如果對仿真的結(jié)果不滿意，就必須修改綜合優(yōu)化條件或修改系統(tǒng)結(jié)構(gòu)等。 (三 )系統(tǒng)實現(xiàn) 在一般的 ASIC 設計中，系統(tǒng)實現(xiàn)的工作一般是設計者將綜合后的網(wǎng)表 (Neflist)和設計的時序要求，交給 IC 生產(chǎn)廠家來進行。系統(tǒng)實現(xiàn)的工作主要是布局布線 (Place and Route)。布線時所遇到的最大的問題是布通率，一般情況下在布局布線時要加入一定的人工干預，像改變引腳的位置、特殊功能快的安排等。在完成布局布線之后，要進行系統(tǒng)的后仿真 (Post Simulation)。這是整 個設計的最后一道障礙，主要對系統(tǒng)的速度、時序關系作最后的驗證。自頂向下設計技術是個方面知識的綜合。設計者必須站在系統(tǒng)的高度來看待一個設計，同時還要對電路設計、 EDA 工具、微電子等相關知識有一定的掌握，才可能談得上進行自頂向下設計。系統(tǒng)仿真及綜合只是系統(tǒng)實現(xiàn)的手段，要成功地完成一個復雜系統(tǒng)的設計，不僅要熟練掌握先進高層次設計工具的使用，更重要的是對系統(tǒng)本身的正確理解與設計。 MCU IP 核設計流程 采用數(shù)字系統(tǒng)高層次設計技術，按照自頂向下的設計方法和流程，使用 Verilog 語言，借助于多種 EDA 工具完成 MCU IP 核的設計、綜合及仿真驗證。由于高層次設計的特點，在設計過程中自始至終貫徹系統(tǒng)的觀點，從設計、綜合到仿真驗證都盡量從系統(tǒng)的角度去分析考慮。 整個 MCU IP 核設計流程如下： (1)對 MIPS 指令集 進行了分析，并且在此基礎上對精簡指令集 MCU IP 核進行頂層功能和結(jié)構(gòu)的定義與劃分； (2)用行為級 Verilog HDL 描述整個核，主要為劃分模塊、驗證可實現(xiàn)性，忽略具體實現(xiàn)細節(jié)。用 Modelsim軟件進行行為級仿真，以驗證系統(tǒng)的可實現(xiàn)性； (3)用可綜合的 Verilog HDL 重新描述各個分模塊，在 Modelsim軟件上調(diào)試各個模塊，仿真基本時序；第三章 M I P S 指令集 與流水線技術 9 第三章 M I P S指令集 與流水線技術 RISC(精簡指令集計算機 )是一個極有吸引力的縮寫名詞 ,與很多這類名次相似 ,可能遮掩的真實含義超過了它所揭示的 .但是它的確對于那些在 1986到 1989年之間投放市場的新型 CPU 體系結(jié)構(gòu)提供了一個有用的標識名，這些新型體系結(jié)構(gòu)的非凡的性能主要歸功于幾年前的幾個具有開創(chuàng)性的研究項目所產(chǎn)生的思想。有人曾說： 任何在 1984 年以后定義的計算機體系結(jié)構(gòu)都是 RISC；雖然這是對于工業(yè)領域廣泛使用這個縮寫名詞的嘲諷，但是這個說法也的確是真實的 1984 年以后沒有任何一款計算機能夠忽視 RISC 先驅(qū)者們的工作 [5] 。 斯坦