freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

計(jì)算機(jī)組成原理考研知識(shí)點(diǎn)匯總(編輯修改稿)

2024-07-24 23:19 本頁面
 

【文章內(nèi)容簡(jiǎn)介】 CPU指令要求執(zhí)行各種指定運(yùn)算,如加法,減法,乘法,除法,比較,邏輯移位等操作.通用寄存器組是一組存取速度最快的存儲(chǔ)器,也不需要運(yùn)行總線周期,有些指令還要求將操作數(shù)存放在專用的寄存器中.專用寄存器通常用于表示CPU所處于某種系統(tǒng)狀態(tài),ALU中有兩個(gè)重要的狀態(tài)寄存器:指令指針寄存器IP(即程序計(jì)數(shù)器PC)和標(biāo)志寄存器FLAGS.三, 存儲(chǔ)器層次機(jī)構(gòu)(一) 存儲(chǔ)器的分類提高存儲(chǔ)器帶寬縮短儲(chǔ)存周期增加存儲(chǔ)字長(zhǎng),使每個(gè)周期可讀/寫更多的二進(jìn)制數(shù)增加存儲(chǔ)體內(nèi)存地址線n,數(shù)據(jù)線數(shù)k芯片的容量為2kk位20位的地址可以訪問1MB的存儲(chǔ)空間,32位的地址可以訪問4GB的內(nèi)存空間,64位可以訪問1800萬TB靜態(tài)RAM和動(dòng)態(tài)RAM之間的比較。目前,動(dòng)態(tài)RAM的應(yīng)用比靜態(tài)RAM要廣泛的多:① 同樣大小的芯片中,動(dòng)態(tài)的RAM的集成度遠(yuǎn)高于靜態(tài)RAM,DRAM的基本單元電路為一個(gè)MOS管,SRAM的基本單元電路可為4~6個(gè)MOS管② DRAM行、列按先后順序輸送,減少了芯片引腳,封裝尺寸也減少③ DRAM的功耗比SRAM小④ DRAM的價(jià)格比SRAM的價(jià)格便宜DRAM也有缺點(diǎn)① 由于使用動(dòng)態(tài)元件(電容),因此它的速度比SRAM低② DRAM需再生,需配置再生電路,對(duì)比項(xiàng)目SRAMDRAM儲(chǔ)存信息觸發(fā)器電容破壞性讀出非是需要刷新非是行列地址同時(shí)送分兩次運(yùn)行速度快慢集成度低高發(fā)熱量大小存儲(chǔ)成本高低 (二) 存儲(chǔ)器的層次化結(jié)構(gòu)存儲(chǔ)器有3個(gè)重要的指標(biāo):速度,容量和每位價(jià)格,一般來說,速度越快,位價(jià)越高。容量越大,位價(jià)越低,容量大,:存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)主要體現(xiàn)在緩存主存輔存這兩個(gè)存儲(chǔ)層次上,如下圖所示:緩存主存層次主要解決CPU和主存速度不匹配的問題 主存輔存層次主要解決存儲(chǔ)系統(tǒng)的容量問題從CPU角度來看緩存主存層次的速度接近于緩存,高于主存;其容量和價(jià)位卻接近于主存,這就從速度和成本的矛盾中獲得了理想的解決辦法.主存輔存層次從整體分析,其速度接近于主存,容量接近于輔存,平均價(jià)位也接近于低速的、廉價(jià)的存儲(chǔ)價(jià)位,這又解決了速度、容量、成本這三者之間的矛盾.現(xiàn)代計(jì)算機(jī)系統(tǒng)幾乎都具有這兩個(gè)存儲(chǔ)層次,構(gòu)成了緩存、主存、輔存三級(jí)存儲(chǔ)系統(tǒng). (三) 半導(dǎo)體隨機(jī)存取存儲(chǔ)器1. SRAM存儲(chǔ)器的工作原理,即一個(gè)存儲(chǔ)單元存儲(chǔ)一位信息0或1.靜態(tài)存儲(chǔ)單元保存的信息比較穩(wěn)定,信息為非破壞性讀出,故不需要重寫或者刷新操作。另一方面,其結(jié)構(gòu)簡(jiǎn)單,可靠性高,速度較快,但其占用元件較多,占硅片面積大,且功耗大,所以集成度不高.靜態(tài)隨機(jī)存儲(chǔ)單元2. DRAM存儲(chǔ)器的工作原理常見的DRAM存儲(chǔ)單元有三管式和單管式兩種,“”,電容上無電荷表示0.電容上的電荷一般只能維持12ms,因此即使電源不掉電,為保證信息的不丟失,必須在2ms之內(nèi)就要對(duì)存儲(chǔ)單元進(jìn)行一次恢復(fù)操作,DRAM具有集成度更高,功耗低等特點(diǎn),目前被各類計(jì)算機(jī)廣泛使用.(四) 只讀存儲(chǔ)器前面介紹的DRAM和SRAM均為可任意讀/寫的隨機(jī)存儲(chǔ)器,當(dāng)?shù)綦姇r(shí),所存儲(chǔ)的內(nèi)容消失,即使停電,分為ROM,PROM,EPROM,E2ROM和Flash Memory1. 只讀存儲(chǔ)器(ROM) 掩模式ROM由芯片制造商在制造時(shí)寫入內(nèi)容,“有/無”來表示該存儲(chǔ)單元的信息(“1”或“0”),可以用二極管或晶體管作為元件,顯而易見,其存儲(chǔ)內(nèi)容是不會(huì)改變的.2. 可編程序的只讀存儲(chǔ)器(PROM) PROM可由用戶根據(jù)自己的需要來確定ROM中的內(nèi)容,常見的熔絲式PROM是以熔絲的通和斷開來表示所存的信息為“1”或“0”.剛出廠的產(chǎn)品,(寫入).顯而易見,斷開后的熔絲是不能再接通了,.3. 可擦可編程序的只讀存儲(chǔ)器(EPROM)為了能修改ROM中的內(nèi)容,信息改寫用紫外線照射即可擦除.4. 可電擦可編程序只讀存儲(chǔ)器(E2PROM) E2PROM的編程序原理與EPROM相同,擦除原理完全不同,重復(fù)改寫次數(shù)有限制(因氧化層被磨損),一般10萬次. 其讀寫操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行,類似SRAM,但每字節(jié)的寫入周期要幾毫秒,因此具有電擦除功能. 5. 快除讀寫存儲(chǔ)器(Flash Memory) F1ash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的,其讀寫過程和E2PROM不同,F1ash Memory的讀寫操作一般是以塊為單位.(五) 主存儲(chǔ)器與CPU的連接1個(gè)存儲(chǔ)器的芯片的容量是有限的,它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距,N位,若使用LK位存儲(chǔ)器芯片,那么,這個(gè)存儲(chǔ)器共需要M/LN/K存儲(chǔ)器芯片.1.位擴(kuò)展 ,片選己,讀寫控制端R/W可相應(yīng)并聯(lián),數(shù)據(jù)端分別引出.2)字?jǐn)U展 字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量. 靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí),將各芯片的地址線,數(shù)據(jù)線,讀寫控制線相應(yīng)并聯(lián),而由片選信號(hào)來區(qū)分各芯片的地址范圍. 3)字位擴(kuò)展 實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充.(六) 雙口RAM和多模塊存儲(chǔ)器雙端口存儲(chǔ)器是一種具有兩個(gè)單獨(dú)的讀/寫端口及控制電路的存儲(chǔ)器,通過增加一個(gè)讀/寫端口,雙端口存儲(chǔ)器擴(kuò)展了存儲(chǔ)器的的信息交換能力.為了解決CPU與主存儲(chǔ)器之間的速度匹配問題,在高速存儲(chǔ)器中,(位擴(kuò)展,字?jǐn)U展,字位擴(kuò)展)的方法,將n個(gè)字長(zhǎng)為W位的存儲(chǔ)器并行連接,多體并行方式和多體交叉方式.(七) 高速緩沖存儲(chǔ)器(Cache實(shí)際上,這是來自法文的一個(gè)單詞,意思是隱蔽之所或藏東西的地方)概述1. 問題的提出避免 CPU “空等” 現(xiàn)象CPU 和主存(DRAM)的速度差異1. 程序訪問的局部性從大量的統(tǒng)計(jì)中得到的一個(gè)規(guī)律是,程序中對(duì)于存儲(chǔ)空間90%的訪問局限于存儲(chǔ)空間的10%的區(qū)域中,而另外10%的訪問則分布在存儲(chǔ)空間的其余90%:時(shí)間局部性:如果一個(gè)存儲(chǔ)項(xiàng)被訪問,則可能該項(xiàng)會(huì)很快被再次訪問. 空間局部性:如果一個(gè)存儲(chǔ)項(xiàng)被訪問,則該項(xiàng)及其鄰近的項(xiàng)也可能很快被訪問.2. Cache的基本工作原理Cache通常由兩部分組成,:處理機(jī)按主存地址訪問存儲(chǔ)器,存儲(chǔ)器地址的高段通過主存Cache地址映象機(jī)構(gòu)借助查表判定該地址的存儲(chǔ)單元是否在Cache中,如果在,則Cache命中,Cache不命中,則需要訪問主存,并從主存中調(diào)入相應(yīng)數(shù)據(jù)塊到Cache中,若Cache中已寫滿,則要按某種算法將Cache中的某一塊替換出去,并修改有關(guān)的地址映象關(guān)系.從這個(gè)工作原理我們可以看出,然后是替換的問題.. 3. Cache和主存之間的映射方式因?yàn)樘幚頇C(jī)訪問都是按主存地址訪問的,而Cache的空間遠(yuǎn)小于主存,如何知道這一次的訪問內(nèi)容是不是在Cache中,在Cache中的哪一個(gè)位置呢? 這就需要地址映象,(空間)與主存中若干塊相對(duì)應(yīng),如此,訪問一個(gè)主存地址時(shí),:直接映象,全相聯(lián)映象和組相聯(lián)映象. ,主存中存儲(chǔ)單元的數(shù)據(jù)只能調(diào)入到Cache中的一個(gè)位置,這是固定的,若這個(gè)位置已有數(shù)據(jù),則產(chǎn)生沖突,原來的塊將無條件地被替換出去.,.組相聯(lián)映象指的是將存儲(chǔ)空間的頁面分成若干組,各組之間的直接映象,而組內(nèi)各塊之間則是全相聯(lián)映象.4. Cache中主存塊的替換算法在直接映象方式下,不存在塊替換的算法,因?yàn)槊恳粔K的位置映象是固定的,.思想優(yōu)點(diǎn)缺點(diǎn)隨機(jī)算法RAND用軟的或硬的隨機(jī)數(shù)產(chǎn)生器產(chǎn)生上層中要被替換的頁號(hào)簡(jiǎn)單,易于實(shí)現(xiàn)沒有利用上層存儲(chǔ)器使用的歷史信息,沒有反映等程序局部性,命中率低.先進(jìn)先出FIFO選擇最早裝入上層的頁作為被替換的頁實(shí)現(xiàn)方便,利用了主存歷史的信息不能正確反映程序局部性原理,命中率不高,可能出現(xiàn)一種異常現(xiàn)象.近期最少使用法LRU選擇近期最少訪問的頁作為被替換的頁比較正確反映程序局部性,利用訪存的歷史信息,命中率較高實(shí)現(xiàn)較復(fù)雜優(yōu)化替換算法OPT將未來近期不用的頁換出去命中率最高,可作為衡量其他替換算法的標(biāo)準(zhǔn)不現(xiàn)實(shí),只是一種理想算法5. Cache寫策略對(duì)Cache的寫操作,并沒有寫入主存,.更新策略思想優(yōu)點(diǎn)缺點(diǎn)寫回法是指在CPU執(zhí)行寫操作時(shí),信息只寫入Cache中,僅當(dāng)需要替換時(shí),才將改寫過的Cache塊先送回主存(寫回),然后再調(diào)塊(設(shè)置dirty位)有利于省去許多將中間結(jié)果寫入主存的無謂開銷.需設(shè)修改位增加Cache的復(fù)雜性全寫法(寫直達(dá)法)在寫操作時(shí),將數(shù)據(jù)同時(shí)寫入Cache和主存實(shí)現(xiàn)開銷小,簡(jiǎn)單為了寫中間結(jié)果浪費(fèi)了不少時(shí)間另外,當(dāng)寫不命中時(shí)(也就是寫Cache塊時(shí),這塊早被人替換出去而在Cache中找不到時(shí))是不是要把這塊再取回Cache中,有兩個(gè)解決方法:u 不按寫分配法,就是直接寫到主存里,不再把該地址對(duì)應(yīng)的塊調(diào)回Cache中.u 按寫分配法,就是寫到主存,而且把這一塊從主存中調(diào)入到Cache.一般寫回法用按寫分配法,全寫法則采用不按寫分配.(八) 虛擬存儲(chǔ)器1. 虛擬存儲(chǔ)器的基本概念虛擬存儲(chǔ)器是主存的擴(kuò)展,虛擬存儲(chǔ)器的空間大小取決于計(jì)算機(jī)的訪存能力而不是實(shí)際外存的大小,外存被看作邏輯存儲(chǔ)空間,訪問的地址是一個(gè)邏輯地址(虛地址),虛擬存儲(chǔ)器使存儲(chǔ)系統(tǒng)既具有相當(dāng)于外存的容量又有接近于主存的訪問速度.虛擬存儲(chǔ)器的訪問也涉及到虛地址與實(shí)地址的映象,替換算法等,這與Cache中的類似,前面我們講的地址映象以塊為單位,而在虛擬存儲(chǔ)器中,.虛擬存儲(chǔ)器與Cache存儲(chǔ)器的管理方法有許多相同之處,.虛擬存儲(chǔ)器的三種不同管理方式:按存儲(chǔ)映象算法,分為段式,頁式和段頁式等,這些管理方式的基本原理是類似的.2. 頁式虛擬存儲(chǔ)器頁式管理:是把虛擬存儲(chǔ)空間和實(shí)際空間等分成固定大小的頁,處理機(jī)邏輯地址由虛頁號(hào)和頁內(nèi)地址兩部分組成,實(shí)際地址也分為頁號(hào)和頁內(nèi)地址兩部分,由地址映象機(jī)構(gòu)將虛頁號(hào)轉(zhuǎn)換成主存的實(shí)際頁號(hào).頁式管理用一個(gè)頁表,包括頁號(hào),每頁在主存中起始位置,對(duì)應(yīng)用程序員的透明的.3. 段式虛擬存儲(chǔ)器段式管理: ,每個(gè)用戶程序模塊可分到一個(gè)段,并可放大和縮小.(段號(hào)),段起點(diǎn),.4. 段頁式虛擬存儲(chǔ)器段頁式管理:是上述兩種方法的結(jié)合,它將存儲(chǔ)空間按邏輯模塊分成段,每段又分成若干個(gè)頁,段的起點(diǎn)必須是某一頁的起點(diǎn).5. TLB(快表)在虛擬存儲(chǔ)器中進(jìn)行地址變換時(shí),需要虛頁號(hào)變換成主存中實(shí)頁號(hào)的內(nèi)部地址變換,表示該頁在主存中,可按主存地址問主存。如果裝入位為假時(shí),表示該頁不在存儲(chǔ)器中,就產(chǎn)生頁失效中斷,需從外存調(diào)入頁.中斷處理時(shí)先通過外部地址變換,一般通過查外頁表,將虛地址變換為外存中的實(shí)際地址,到外存中去選頁,然后通過I/.,每次訪存都要讀頁表,如果頁存放在主存中,就意味著訪存時(shí)間至少是兩次訪問主存的時(shí)間,虛擬存儲(chǔ)器才能實(shí)用.根據(jù)訪存的局部性,可能只用表中的很少幾項(xiàng),因此應(yīng)重點(diǎn)提高使用概率高的這部分頁表的訪問速度,可用快速硬件構(gòu)成全表小得多的部分表格,而將整個(gè)表格放在主存中,虛地址到實(shí)地址的變換方法如后圖所示.查表時(shí),根據(jù)虛頁表同時(shí)查找快表和慢表,當(dāng)在快表中查到該虛頁號(hào)時(shí),就能很快找到對(duì)應(yīng)的實(shí)頁號(hào),將其送入主存實(shí)地址寄存器,同時(shí)使慢表的查找作廢,這時(shí)主存的訪問速度沒降低多少.如果在快表中查不到,則經(jīng)過一個(gè)訪主存的時(shí)間延遲后,將從慢表中查到的實(shí)頁送入實(shí)地址寄存器,同時(shí)將此虛頁號(hào)和對(duì)應(yīng)的實(shí)頁號(hào)送入快表,這里也涉及到用一個(gè)替換算法從快表中替換出一行.快表的存在對(duì)所有的程序員都是透明的.軟磁盤存儲(chǔ)器硬盤軟盤速度高低磁頭固定、活動(dòng)、浮動(dòng)活動(dòng)、接觸盤片盤片固定盤、盤組大部分不可換可換盤片價(jià)格高低環(huán)境苛刻四, 指令系統(tǒng)人們習(xí)慣把每一條機(jī)器語言的語句稱為機(jī)器指令,而又將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)指令的執(zhí)行過程 讀取指令 指令地址(在PC中)送到地址寄存器 讀主存,讀出內(nèi)容(指令代碼)送入指令寄存器IR 分析指令 形成下一條指令的地址并送到PC中 執(zhí)行指令 用一到幾個(gè)執(zhí)行步驟,完成指令的運(yùn)算、操作功能, 不同的指令操作步驟和具體運(yùn)算、操作功能各不相同 減產(chǎn)有無中斷請(qǐng)求 無中斷請(qǐng)求、進(jìn)入下一條指令的執(zhí)行過程 (一) 指令格式1. 指令的基本格式,操作結(jié)果的去向及所執(zhí)行的操作,一條指令必須包含下列信息: (1)操作碼,具體說明了操作的性質(zhì)及功能. (2)操作數(shù)的地址. (3)操作結(jié)果的存儲(chǔ)地址. (4)下一條指令的地址. 從上述分析可知,一條指令實(shí)際上包括兩種信息即操作碼和地址碼.操作碼(operation code)用來表示該指令所要完成的操作(如加,減,乘,除,數(shù)據(jù)傳送等),則該機(jī)器最多包含27=128條指令.地址碼用來描述該指令的操作對(duì)象,或直接給出操作數(shù)或指出操作數(shù)的存儲(chǔ)器地址或寄存器地址(即寄存器名).操作碼的長(zhǎng)度不固定會(huì)增加指令譯碼和分析難度,使控制器的設(shè)計(jì)復(fù)雜.操作碼尋址地址形式地址A形式地址 指令字中的地址有效地址 操作數(shù)的真實(shí)地址約定 指令字長(zhǎng)=存儲(chǔ)字長(zhǎng)=機(jī)器字長(zhǎng)2. 定長(zhǎng)操作碼指令格式1)零地址指令
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評(píng)公示相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1