【文章內(nèi)容簡介】 CPU指令要求執(zhí)行各種指定運算,如加法,減法,乘法,除法,比較,邏輯移位等操作.通用寄存器組是一組存取速度最快的存儲器,也不需要運行總線周期,有些指令還要求將操作數(shù)存放在專用的寄存器中.專用寄存器通常用于表示CPU所處于某種系統(tǒng)狀態(tài),ALU中有兩個重要的狀態(tài)寄存器:指令指針寄存器IP(即程序計數(shù)器PC)和標(biāo)志寄存器FLAGS.三, 存儲器層次機(jī)構(gòu)(一) 存儲器的分類提高存儲器帶寬縮短儲存周期增加存儲字長,使每個周期可讀/寫更多的二進(jìn)制數(shù)增加存儲體內(nèi)存地址線n,數(shù)據(jù)線數(shù)k芯片的容量為2kk位20位的地址可以訪問1MB的存儲空間,32位的地址可以訪問4GB的內(nèi)存空間,64位可以訪問1800萬TB靜態(tài)RAM和動態(tài)RAM之間的比較。目前,動態(tài)RAM的應(yīng)用比靜態(tài)RAM要廣泛的多：① 同樣大小的芯片中,動態(tài)的RAM的集成度遠(yuǎn)高于靜態(tài)RAM,DRAM的基本單元電路為一個MOS管,SRAM的基本單元電路可為4~6個MOS管② DRAM行、列按先后順序輸送,減少了芯片引腳,封裝尺寸也減少③ DRAM的功耗比SRAM小④ DRAM的價格比SRAM的價格便宜DRAM也有缺點① 由于使用動態(tài)元件(電容),因此它的速度比SRAM低② DRAM需再生,需配置再生電路,對比項目SRAMDRAM儲存信息觸發(fā)器電容破壞性讀出非是需要刷新非是行列地址同時送分兩次運行速度快慢集成度低高發(fā)熱量大小存儲成本高低 (二) 存儲器的層次化結(jié)構(gòu)存儲器有3個重要的指標(biāo):速度,容量和每位價格,一般來說,速度越快,位價越高。容量越大,位價越低,容量大,:存儲系統(tǒng)層次結(jié)構(gòu)主要體現(xiàn)在緩存主存輔存這兩個存儲層次上,如下圖所示:緩存主存層次主要解決CPU和主存速度不匹配的問題 主存輔存層次主要解決存儲系統(tǒng)的容量問題從CPU角度來看緩存主存層次的速度接近于緩存,高于主存；其容量和價位卻接近于主存,這就從速度和成本的矛盾中獲得了理想的解決辦法.主存輔存層次從整體分析,其速度接近于主存,容量接近于輔存,平均價位也接近于低速的、廉價的存儲價位,這又解決了速度、容量、成本這三者之間的矛盾.現(xiàn)代計算機(jī)系統(tǒng)幾乎都具有這兩個存儲層次,構(gòu)成了緩存、主存、輔存三級存儲系統(tǒng). (三) 半導(dǎo)體隨機(jī)存取存儲器1. SRAM存儲器的工作原理,即一個存儲單元存儲一位信息0或1.靜態(tài)存儲單元保存的信息比較穩(wěn)定,信息為非破壞性讀出,故不需要重寫或者刷新操作。另一方面,其結(jié)構(gòu)簡單,可靠性高,速度較快,但其占用元件較多,占硅片面積大,且功耗大,所以集成度不高.靜態(tài)隨機(jī)存儲單元2. DRAM存儲器的工作原理常見的DRAM存儲單元有三管式和單管式兩種,“”,電容上無電荷表示0.電容上的電荷一般只能維持12ms,因此即使電源不掉電,為保證信息的不丟失,必須在2ms之內(nèi)就要對存儲單元進(jìn)行一次恢復(fù)操作,DRAM具有集成度更高,功耗低等特點,目前被各類計算機(jī)廣泛使用.(四) 只讀存儲器前面介紹的DRAM和SRAM均為可任意讀／寫的隨機(jī)存儲器,當(dāng)?shù)綦姇r,所存儲的內(nèi)容消失,即使停電,分為ROM,PROM,EPROM,E2ROM和Flash Memory1. 只讀存儲器(ROM) 掩模式ROM由芯片制造商在制造時寫入內(nèi)容,“有／無”來表示該存儲單元的信息(“1”或“0”),可以用二極管或晶體管作為元件,顯而易見,其存儲內(nèi)容是不會改變的.2. 可編程序的只讀存儲器(PROM) PROM可由用戶根據(jù)自己的需要來確定ROM中的內(nèi)容,常見的熔絲式PROM是以熔絲的通和斷開來表示所存的信息為“1”或“0”.剛出廠的產(chǎn)品,(寫入).顯而易見,斷開后的熔絲是不能再接通了,.3. 可擦可編程序的只讀存儲器(EPROM)為了能修改ROM中的內(nèi)容,信息改寫用紫外線照射即可擦除.4. 可電擦可編程序只讀存儲器(E2PROM) E2PROM的編程序原理與EPROM相同,擦除原理完全不同,重復(fù)改寫次數(shù)有限制(因氧化層被磨損),一般10萬次. 其讀寫操作可按每個位或每個字節(jié)進(jìn)行,類似SRAM,但每字節(jié)的寫入周期要幾毫秒,因此具有電擦除功能. 5. 快除讀寫存儲器(Flash Memory) F1ash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的,其讀寫過程和E2PROM不同,F1ash Memory的讀寫操作一般是以塊為單位.(五) 主存儲器與CPU的連接1個存儲器的芯片的容量是有限的,它在字?jǐn)?shù)或字長方面與實際存儲器的要求都有很大差距,N位,若使用LK位存儲器芯片,那么,這個存儲器共需要M/LN/K存儲器芯片.1．位擴(kuò)展 ,片選己,讀寫控制端R/W可相應(yīng)并聯(lián),數(shù)據(jù)端分別引出.2)字?jǐn)U展 字?jǐn)U展指的是增加存儲器中字的數(shù)量. 靜態(tài)存儲器進(jìn)行字?jǐn)U展時,將各芯片的地址線,數(shù)據(jù)線,讀寫控制線相應(yīng)并聯(lián),而由片選信號來區(qū)分各芯片的地址范圍. 3)字位擴(kuò)展 實際存儲器往往需要字向和位向同時擴(kuò)充.(六) 雙口RAM和多模塊存儲器雙端口存儲器是一種具有兩個單獨的讀/寫端口及控制電路的存儲器,通過增加一個讀/寫端口,雙端口存儲器擴(kuò)展了存儲器的的信息交換能力.為了解決CPU與主存儲器之間的速度匹配問題,在高速存儲器中,(位擴(kuò)展,字?jǐn)U展,字位擴(kuò)展)的方法,將n個字長為W位的存儲器并行連接,多體并行方式和多體交叉方式.(七) 高速緩沖存儲器(Cache實際上,這是來自法文的一個單詞,意思是隱蔽之所或藏東西的地方)概述1. 問題的提出避免 CPU “空等” 現(xiàn)象CPU 和主存(DRAM)的速度差異1. 程序訪問的局部性從大量的統(tǒng)計中得到的一個規(guī)律是,程序中對于存儲空間90%的訪問局限于存儲空間的10%的區(qū)域中,而另外10%的訪問則分布在存儲空間的其余90%:時間局部性:如果一個存儲項被訪問,則可能該項會很快被再次訪問. 空間局部性:如果一個存儲項被訪問,則該項及其鄰近的項也可能很快被訪問.2. Cache的基本工作原理Cache通常由兩部分組成,:處理機(jī)按主存地址訪問存儲器,存儲器地址的高段通過主存Cache地址映象機(jī)構(gòu)借助查表判定該地址的存儲單元是否在Cache中,如果在,則Cache命中,Cache不命中,則需要訪問主存,并從主存中調(diào)入相應(yīng)數(shù)據(jù)塊到Cache中,若Cache中已寫滿,則要按某種算法將Cache中的某一塊替換出去,并修改有關(guān)的地址映象關(guān)系.從這個工作原理我們可以看出,然后是替換的問題.. 3. Cache和主存之間的映射方式因為處理機(jī)訪問都是按主存地址訪問的,而Cache的空間遠(yuǎn)小于主存,如何知道這一次的訪問內(nèi)容是不是在Cache中,在Cache中的哪一個位置呢? 這就需要地址映象,(空間)與主存中若干塊相對應(yīng),如此,訪問一個主存地址時,:直接映象,全相聯(lián)映象和組相聯(lián)映象. ,主存中存儲單元的數(shù)據(jù)只能調(diào)入到Cache中的一個位置,這是固定的,若這個位置已有數(shù)據(jù),則產(chǎn)生沖突,原來的塊將無條件地被替換出去.,.組相聯(lián)映象指的是將存儲空間的頁面分成若干組,各組之間的直接映象,而組內(nèi)各塊之間則是全相聯(lián)映象.4. Cache中主存塊的替換算法在直接映象方式下,不存在塊替換的算法,因為每一塊的位置映象是固定的,.思想優(yōu)點缺點隨機(jī)算法RAND用軟的或硬的隨機(jī)數(shù)產(chǎn)生器產(chǎn)生上層中要被替換的頁號簡單,易于實現(xiàn)沒有利用上層存儲器使用的歷史信息,沒有反映等程序局部性,命中率低.先進(jìn)先出FIFO選擇最早裝入上層的頁作為被替換的頁實現(xiàn)方便,利用了主存歷史的信息不能正確反映程序局部性原理,命中率不高,可能出現(xiàn)一種異常現(xiàn)象.近期最少使用法LRU選擇近期最少訪問的頁作為被替換的頁比較正確反映程序局部性,利用訪存的歷史信息,命中率較高實現(xiàn)較復(fù)雜優(yōu)化替換算法OPT將未來近期不用的頁換出去命中率最高,可作為衡量其他替換算法的標(biāo)準(zhǔn)不現(xiàn)實,只是一種理想算法5. Cache寫策略對Cache的寫操作,并沒有寫入主存,.更新策略思想優(yōu)點缺點寫回法是指在CPU執(zhí)行寫操作時,信息只寫入Cache中,僅當(dāng)需要替換時,才將改寫過的Cache塊先送回主存(寫回),然后再調(diào)塊(設(shè)置dirty位)有利于省去許多將中間結(jié)果寫入主存的無謂開銷.需設(shè)修改位增加Cache的復(fù)雜性全寫法(寫直達(dá)法)在寫操作時,將數(shù)據(jù)同時寫入Cache和主存實現(xiàn)開銷小,簡單為了寫中間結(jié)果浪費了不少時間另外,當(dāng)寫不命中時(也就是寫Cache塊時,這塊早被人替換出去而在Cache中找不到時)是不是要把這塊再取回Cache中,有兩個解決方法:u 不按寫分配法,就是直接寫到主存里,不再把該地址對應(yīng)的塊調(diào)回Cache中.u 按寫分配法,就是寫到主存,而且把這一塊從主存中調(diào)入到Cache.一般寫回法用按寫分配法,全寫法則采用不按寫分配.(八) 虛擬存儲器1. 虛擬存儲器的基本概念虛擬存儲器是主存的擴(kuò)展,虛擬存儲器的空間大小取決于計算機(jī)的訪存能力而不是實際外存的大小,外存被看作邏輯存儲空間,訪問的地址是一個邏輯地址(虛地址),虛擬存儲器使存儲系統(tǒng)既具有相當(dāng)于外存的容量又有接近于主存的訪問速度.虛擬存儲器的訪問也涉及到虛地址與實地址的映象,替換算法等,這與Cache中的類似,前面我們講的地址映象以塊為單位,而在虛擬存儲器中,.虛擬存儲器與Cache存儲器的管理方法有許多相同之處,.虛擬存儲器的三種不同管理方式:按存儲映象算法,分為段式,頁式和段頁式等,這些管理方式的基本原理是類似的.2. 頁式虛擬存儲器頁式管理:是把虛擬存儲空間和實際空間等分成固定大小的頁,處理機(jī)邏輯地址由虛頁號和頁內(nèi)地址兩部分組成,實際地址也分為頁號和頁內(nèi)地址兩部分,由地址映象機(jī)構(gòu)將虛頁號轉(zhuǎn)換成主存的實際頁號.頁式管理用一個頁表,包括頁號,每頁在主存中起始位置,對應(yīng)用程序員的透明的.3. 段式虛擬存儲器段式管理: ,每個用戶程序模塊可分到一個段,并可放大和縮小.(段號),段起點,.4. 段頁式虛擬存儲器段頁式管理:是上述兩種方法的結(jié)合,它將存儲空間按邏輯模塊分成段,每段又分成若干個頁,段的起點必須是某一頁的起點.5. TLB(快表)在虛擬存儲器中進(jìn)行地址變換時,需要虛頁號變換成主存中實頁號的內(nèi)部地址變換,表示該頁在主存中,可按主存地址問主存。如果裝入位為假時,表示該頁不在存儲器中,就產(chǎn)生頁失效中斷,需從外存調(diào)入頁.中斷處理時先通過外部地址變換,一般通過查外頁表,將虛地址變換為外存中的實際地址,到外存中去選頁,然后通過I/.,每次訪存都要讀頁表,如果頁存放在主存中,就意味著訪存時間至少是兩次訪問主存的時間,虛擬存儲器才能實用.根據(jù)訪存的局部性,可能只用表中的很少幾項,因此應(yīng)重點提高使用概率高的這部分頁表的訪問速度,可用快速硬件構(gòu)成全表小得多的部分表格,而將整個表格放在主存中,虛地址到實地址的變換方法如后圖所示.查表時,根據(jù)虛頁表同時查找快表和慢表,當(dāng)在快表中查到該虛頁號時,就能很快找到對應(yīng)的實頁號,將其送入主存實地址寄存器,同時使慢表的查找作廢,這時主存的訪問速度沒降低多少.如果在快表中查不到,則經(jīng)過一個訪主存的時間延遲后,將從慢表中查到的實頁送入實地址寄存器,同時將此虛頁號和對應(yīng)的實頁號送入快表,這里也涉及到用一個替換算法從快表中替換出一行.快表的存在對所有的程序員都是透明的.軟磁盤存儲器硬盤軟盤速度高低磁頭固定、活動、浮動活動、接觸盤片盤片固定盤、盤組大部分不可換可換盤片價格高低環(huán)境苛刻四, 指令系統(tǒng)人們習(xí)慣把每一條機(jī)器語言的語句稱為機(jī)器指令,而又將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)指令的執(zhí)行過程 讀取指令 指令地址(在PC中)送到地址寄存器 讀主存,讀出內(nèi)容(指令代碼)送入指令寄存器IR 分析指令 形成下一條指令的地址并送到PC中 執(zhí)行指令 用一到幾個執(zhí)行步驟,完成指令的運算、操作功能, 不同的指令操作步驟和具體運算、操作功能各不相同 減產(chǎn)有無中斷請求 無中斷請求、進(jìn)入下一條指令的執(zhí)行過程 (一) 指令格式1. 指令的基本格式,操作結(jié)果的去向及所執(zhí)行的操作,一條指令必須包含下列信息: (1)操作碼,具體說明了操作的性質(zhì)及功能. (2)操作數(shù)的地址. (3)操作結(jié)果的存儲地址. (4)下一條指令的地址. 從上述分析可知,一條指令實際上包括兩種信息即操作碼和地址碼.操作碼(operation code)用來表示該指令所要完成的操作(如加,減,乘,除,數(shù)據(jù)傳送等),則該機(jī)器最多包含27=128條指令.地址碼用來描述該指令的操作對象,或直接給出操作數(shù)或指出操作數(shù)的存儲器地址或寄存器地址(即寄存器名).操作碼的長度不固定會增加指令譯碼和分析難度,使控制器的設(shè)計復(fù)雜.操作碼尋址地址形式地址A形式地址 指令字中的地址有效地址 操作數(shù)的真實地址約定 指令字長=存儲字長=機(jī)器字長2. 定長操作碼指令格式1)零地址指令