傳感器轉(zhuǎn)速檢測顯示裝置設(shè)計畢業(yè)論文(編輯修改稿)
2025-07-24 12:42 本頁面
【文章內(nèi)容簡介】 在高電平，這樣就有效的防止了雜波的干擾，并使輸出得到矩形脈沖，符合了下級計數(shù)的需求。典型的施密特其工作波形如下圖37所示：圖37第四章 計數(shù)電路 4518芯片介紹CD4518是一種同步加計數(shù)器，在一個封裝中含有兩個可互換二/十進制計數(shù)器，其功能引腳分別為1～7和9～{15}。管腳圖如下圖41所示。圖41 CD4518引腳圖該計數(shù)器是單路系列脈沖輸入（1腳或2腳；9腳或10腳），4路BCD碼信號輸出（3腳～6腳；{11}腳～{14}腳）。此外還必須掌握其控制功能，否則無法工作。其工作波形如下圖42所示：圖42 CD4518波形圖從4518應(yīng)用手冊中給有控制功能的真值表（又稱功能表），即集成塊的使用條件，如表41所示。從表41看出，CD4518有兩個時鐘輸入端CP和EN，若用時鐘上升沿觸發(fā)，信號由CP輸入，此時EN端應(yīng)接高電平“1”，若用時鐘下降沿觸發(fā)，信號由EN端輸入，此時CP端應(yīng)接低電平“0”，不僅如此，清零（又稱復(fù)位）端Cr也應(yīng)保持低電平“0”，只有滿足了這些條件時，電路才會處于計數(shù)狀態(tài)，若不滿足則IC不工作。表41 CD4518真值表我們還從真值表里可以得出，利用EN端下降沿觸發(fā)的特點組成N位十進制計數(shù)器。從波形分析，當輸入端的計數(shù)脈沖到第10個時，電路自動復(fù)位0000狀態(tài)。另外，該CD4518無進位功能的引腳，所以應(yīng)該充分利用第6或14腳輸出脈沖的下降沿，利用該脈沖和EN端相連，就可作為計數(shù)的電路進位脈沖和進位功能端來供多位數(shù)使用。 計數(shù)電路設(shè)計本電路采用兩個同步計數(shù)器接成串行工作方式，查數(shù)字電路產(chǎn)品資料后，準備采用CD4518，根據(jù)上面的分析結(jié)果，電路設(shè)計原理圖如下圖43所示。由此可見充分利用真值表的特性，才能使用好數(shù)字電路。計數(shù)脈沖圖43 計數(shù)原理圖另外從4518波形參數(shù)表可查其復(fù)位端所需的清零電平寬度在VDD=5V時應(yīng)該大于250ns，即清零信號寬度應(yīng)至少大于250ns才能有效的將計數(shù)器清零，從測量的準確度要求來看，250ns周期的頻率f=1/λ=1/250=4M，遠遠大于我們所測量的頻率最高值10KH，所以我們至少可以將其運用與小于M級別頻率的測量。現(xiàn)在可以得出結(jié)果清零信號寬度應(yīng)大于250ns，以此做為時鐘設(shè)計電路的參考數(shù)據(jù)。第五章 鎖存電路 74LS374芯片介紹查閱數(shù)據(jù)集成資料并發(fā)現(xiàn)8D鎖存器74LS374正適合鎖存電路的要求，74LS374多在計算機電路中運用，而且容易購買，此集成為20腳封裝，內(nèi)部有8個D鎖存器，采用兩個這樣的集成便可以實現(xiàn)4位10進制的的數(shù)據(jù)傳輸，它以上升沿作為CP端（即CLK）的有效觸發(fā)，將8個D輸入同時打到輸出Q端，在輸出端加有三態(tài)驅(qū)動，其內(nèi)部其管腳排列如下圖51所示，內(nèi)部構(gòu)造（單個D觸發(fā)器）如圖52所示。圖51 74LS374引腳圖圖52 74LS374內(nèi)部管腳排列從此集成參數(shù)和真值表（如下表51所示）上看，在其（1）腳使能端加上低電平才能有效得使輸出端得到所需的數(shù)據(jù)，其他狀態(tài)不傳送數(shù)據(jù)，也可從上圖分析此（1）腳是控制三態(tài)門的，相當于電路的通斷開關(guān)，只有接低電平，電路才能正常工作。表51集成參數(shù)與真值表左圖可知在滿足了OE端低電平的條件下，只有在CP端的上沿到來時間才能使Q端有效翻轉(zhuǎn)，達到我們預(yù)期設(shè)計所需要的邊沿觸發(fā)的要求。但從時鐘的角度出發(fā)，對74LS374的邊沿特性仍然有要求，因為電路要求對鎖存器進行鎖存以后才能將計數(shù)器清零，否則在鎖存未穩(wěn)定前就將計數(shù)器清零勢必造成顯示的錯誤。我們從374應(yīng)用手冊中給出的數(shù)據(jù)中可知，在cp端的上升沿到來時，從Q端輸出延時有15~28ns，數(shù)據(jù)和波形如下表52所示：表52 波形與數(shù)據(jù)時隙極限(ns)測試環(huán)境minmaxTplh1528CL=45pfTphl1928RL=667Ω因此從CP端的上沿到達時既超過1 .3V電壓時，可以使Q端翻轉(zhuǎn)，而且能夠在至少在28ns以內(nèi)完成觸發(fā)器翻轉(zhuǎn)的任務(wù)，只要在此時間內(nèi)計數(shù)器不清零就可以使電路正常工作，時鐘設(shè)計時就可以此為依據(jù)。 鎖存電路設(shè)計鎖存集成有電平和邊沿觸發(fā)之分，設(shè)計時要充分考慮進去，內(nèi)部構(gòu)造大都采用D觸發(fā)器形式，使用電平或者脈沖方式來觸發(fā)。而從前面的分析看，本次設(shè)計的鎖存電路必須采用邊沿觸發(fā)方式的集成電路來實現(xiàn)，因為假如采用電平方式的話，那么在秒脈沖的正半周（既高電平）會使鎖存器一直處于導(dǎo)通狀態(tài)，不能正常顯示測量值。因此采用邊沿觸發(fā)就可以在極短的時間內(nèi)將所需要的數(shù)據(jù)進行傳送，而在其它時間內(nèi)處于封閉狀態(tài)，其原理圖如圖53所示。圖53 鎖存電路的原理圖第六章 譯碼、顯示電路市場上比較多見數(shù)碼顯示器件是LED數(shù)碼管，它有亮度高、售價低等特點，非常適合本電路制作。數(shù)碼管的外形尺寸和內(nèi)部構(gòu)造分別如下圖6
研究報告相關(guān)推薦
鄂ICP備17016276號-1