傳感器轉(zhuǎn)速檢測(cè)顯示裝置設(shè)計(jì)畢業(yè)論文-文庫吧資料
2025-07-03 12:42本頁面
【正文】 路的原理圖第六章 譯碼、顯示電路市場(chǎng)上比較多見數(shù)碼顯示器件是LED數(shù)碼管，它有亮度高、售價(jià)低等特點(diǎn)，非常適合本電路制作。而從前面的分析看，本次設(shè)計(jì)的鎖存電路必須采用邊沿觸發(fā)方式的集成電路來實(shí)現(xiàn)，因?yàn)榧偃绮捎秒娖椒绞降脑?，那么在秒脈沖的正半周（既高電平）會(huì)使鎖存器一直處于導(dǎo)通狀態(tài)，不能正常顯示測(cè)量值。我們從374應(yīng)用手冊(cè)中給出的數(shù)據(jù)中可知，在cp端的上升沿到來時(shí)，從Q端輸出延時(shí)有15~28ns，數(shù)據(jù)和波形如下表52所示：表52 波形與數(shù)據(jù)時(shí)隙極限(ns)測(cè)試環(huán)境minmaxTplh1528CL=45pfTphl1928RL=667Ω因此從CP端的上沿到達(dá)時(shí)既超過1 .3V電壓時(shí)，可以使Q端翻轉(zhuǎn)，而且能夠在至少在28ns以內(nèi)完成觸發(fā)器翻轉(zhuǎn)的任務(wù)，只要在此時(shí)間內(nèi)計(jì)數(shù)器不清零就可以使電路正常工作，時(shí)鐘設(shè)計(jì)時(shí)就可以此為依據(jù)。表51集成參數(shù)與真值表左圖可知在滿足了OE端低電平的條件下，只有在CP端的上沿到來時(shí)間才能使Q端有效翻轉(zhuǎn)，達(dá)到我們預(yù)期設(shè)計(jì)所需要的邊沿觸發(fā)的要求。第五章 鎖存電路 74LS374芯片介紹查閱數(shù)據(jù)集成資料并發(fā)現(xiàn)8D鎖存器74LS374正適合鎖存電路的要求，74LS374多在計(jì)算機(jī)電路中運(yùn)用，而且容易購買，此集成為20腳封裝，內(nèi)部有8個(gè)D鎖存器，采用兩個(gè)這樣的集成便可以實(shí)現(xiàn)4位10進(jìn)制的的數(shù)據(jù)傳輸，它以上升沿作為CP端（即CLK）的有效觸發(fā)，將8個(gè)D輸入同時(shí)打到輸出Q端，在輸出端加有三態(tài)驅(qū)動(dòng)，其內(nèi)部其管腳排列如下圖51所示，內(nèi)部構(gòu)造（單個(gè)D觸發(fā)器）如圖52所示。計(jì)數(shù)脈沖圖43 計(jì)數(shù)原理圖另外從4518波形參數(shù)表可查其復(fù)位端所需的清零電平寬度在VDD=5V時(shí)應(yīng)該大于250ns，即清零信號(hào)寬度應(yīng)至少大于250ns才能有效的將計(jì)數(shù)器清零，從測(cè)量的準(zhǔn)確度要求來看，250ns周期的頻率f=1/λ=1/250=4M，遠(yuǎn)遠(yuǎn)大于我們所測(cè)量的頻率最高值10KH，所以我們至少可以將其運(yùn)用與小于M級(jí)別頻率的測(cè)量。 計(jì)數(shù)電路設(shè)計(jì)本電路采用兩個(gè)同步計(jì)數(shù)器接成串行工作方式，查數(shù)字電路產(chǎn)品資料后，準(zhǔn)備采用CD4518，根據(jù)上面的分析結(jié)果，電路設(shè)計(jì)原理圖如下圖43所示。從波形分析，當(dāng)輸入端的計(jì)數(shù)脈沖到第10個(gè)時(shí)，電路自動(dòng)復(fù)位0000狀態(tài)。從表41看出，CD4518有兩個(gè)時(shí)鐘輸入端CP和EN，若用時(shí)鐘上升沿觸發(fā)，信號(hào)由CP輸入，此時(shí)EN端應(yīng)接高電平“1”，若用時(shí)鐘下降沿觸發(fā)，信號(hào)由EN端輸入，此時(shí)CP端應(yīng)接低電平“0”，不僅如此，清零（又稱復(fù)位）端Cr也應(yīng)保持低電平“0”，只有滿足了這些條件時(shí)，電路才會(huì)處于計(jì)數(shù)狀態(tài)，若不滿足則IC不工作。此外還必須掌握其控制功能，否則無法工作。管腳圖如下圖41所示。所以只要VIVT電路就能穩(wěn)定在低電平，VIVT+電路就穩(wěn)定在高電平，這樣就有效的防止了雜波的干擾，并使輸出得到矩形脈沖，符合了下級(jí)計(jì)數(shù)的需求。當(dāng)輸入電壓逐步升高時(shí)，致使VI施密特上VT+，內(nèi)部觸發(fā)器發(fā)生翻轉(zhuǎn)。當(dāng)電機(jī)轉(zhuǎn)動(dòng)一圈，會(huì)使接收管導(dǎo)通一次，1端輸出一個(gè)低電平，1端波形為圖36所示：圖36在實(shí)際電機(jī)工作狀態(tài)中，會(huì)受到各方面的干擾，波形會(huì)存在許多雜波成分，需要對(duì)波形進(jìn)行處理，處理成符合記計(jì)數(shù)器所需要的矩型波。數(shù)據(jù)輸出端1 3 5 9 11 13本施密特觸發(fā)器選用40106，管腳圖如下圖31所示，其引腳圖及內(nèi)部構(gòu)造如圖3圖33所示，可以很容易看出，40106內(nèi)部含有六路同樣的施密特觸發(fā)器，我們只使用其中一組。觸發(fā)器在信號(hào)的上升和下降沿的不同點(diǎn)開、關(guān)。譯碼器鎖存器計(jì)數(shù)器整形電路單穩(wěn)態(tài)時(shí)鐘電路顯示電路圖21 原理框圖圖22 原理圖第三章 整形電路 40106芯片介紹CD40106由六個(gè)斯密特觸發(fā)器電路組成。另外大多的譯碼器都帶有鎖存功能，但是他的鎖存方式基本上都是電平觸發(fā)，若設(shè)計(jì)成電平觸發(fā)的話，勢(shì)必會(huì)增加電路的復(fù)雜度，還不如直接采用邊沿瑣存的單集成，所以不使用譯碼器中的鎖存電路。其基本思路是：產(chǎn)生頻率一秒是時(shí)鐘，當(dāng)秒時(shí)鐘到來時(shí)，既上升沿到來時(shí)，對(duì)鎖存電路進(jìn)行鎖存，鎖存以后才能對(duì)計(jì)數(shù)器進(jìn)行清零，鎖存和清零間隔要充分小，否則就影響電路的計(jì)數(shù)準(zhǔn)確度。（4）顯示電路采用靜態(tài)顯示方法，因?yàn)殪o態(tài)顯示易于制作和調(diào)試，原理也較簡單，所需元器件易于購買。測(cè)周電路的測(cè)量精度主要受電路系統(tǒng)的脈沖產(chǎn)生電路的影響，對(duì)于低頻率信號(hào)，其精度較高。（2）計(jì)數(shù)脈沖通過計(jì)數(shù)電路進(jìn)行有效的計(jì)數(shù)，按照設(shè)計(jì)要求每一秒種都必須對(duì)計(jì)數(shù)器清零一次，因?yàn)殡娐穼?shí)行秒更新，所以計(jì)數(shù)器到譯碼電路之間有鎖存電路，在計(jì)數(shù)器進(jìn)行計(jì)數(shù)的過程中對(duì)上一次的數(shù)據(jù)進(jìn)行鎖存顯示，這樣做不僅解決了數(shù)碼顯示的邏輯混亂，而且避免了數(shù)碼顯示的閃爍問題。報(bào)告中提供如下內(nèi)容： 目錄正文；（手畫） 、運(yùn)行結(jié)果（包含各部分電路的波形圖）設(shè)計(jì)小結(jié)（心得體會(huì)）參考文獻(xiàn)
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1