【文章內(nèi)容簡介】 外部中斷寄存器0x007070~0x00707F16非EALLOW保護保留0x007080~0x0070BF64GPIO多路選擇寄存器0x0070C0~0x0070DF32EALLOW保護GPIO數(shù)據(jù)寄存器0x0070E0~0x0070FF32非EALLOW保護ADC寄存器0x007100~0x00711F32非EALLOW保護保留0x007120~0x0073FF736EVA寄存器0x007400~0x00743F64非EALLOW保護保留0x007440~0x0074FF192EVB寄存器0x007500~0x00753F64非EALLOW保護保留0x007540~0x00774F528SCIB寄存器0x007750~0x00775F16非EALLOW保護保留0x007760~0x0077FF160McBSP寄存器0x007800~0x00783F64非EALLOW保護保留0x007840~0x007FFF1984 TMS320F2812的中斷系統(tǒng)原理中斷是由軟件或硬件驅(qū)動的信號，該信號可以使C28x暫停目前執(zhí)行的主程序，轉(zhuǎn)而去執(zhí)行一個中斷服務(wù)子程序。中斷申請通常由外圍設(shè)備和硬件產(chǎn)生，以向C28x傳送數(shù)據(jù)或從C28x接收數(shù)據(jù)，如A/D和D/A轉(zhuǎn)換器或其它處理器。中斷也可用作標(biāo)識特殊事件已經(jīng)發(fā)生的信號，如一個定時器已停止計數(shù)。F2812的中斷可由硬件(中斷引腳、外部設(shè)備、片內(nèi)外設(shè))或軟件(INTR、IFR指令或TRAP指令)觸發(fā)。由于F2812的中斷源多、中斷機制復(fù)雜,在實際的應(yīng)用過程中如果中斷處理不好,中斷程序的運行會產(chǎn)生混亂,而使得系統(tǒng)崩潰。本文結(jié)合應(yīng)用實踐,詳細(xì)分析了F2812的中斷系統(tǒng)和中斷處理過程.圖24 C28x的中斷源和復(fù)用情況圖24列出了C28x的中斷源和復(fù)用情況，其中RESET和NMI是非屏蔽中斷；XINT1和XINT2為外部中斷；定時器1和定時器2預(yù)留給操作系統(tǒng)使用，其中斷分配給INT13和INT14；也可以選擇NMI中斷同定時器1復(fù)用INT13，其余12個可屏蔽中斷直接連接在外設(shè)中斷擴展模塊PIE上，以供外部中斷和DSP的外設(shè)使用。C28x系列DSP集成了豐富的片上外設(shè)，每個外設(shè)都會產(chǎn)生一個或多個外設(shè)級中斷，為了支持這些中斷，CPU除了支持16個CPU級的中斷外，還使用中斷擴展控制器來對外設(shè)中斷進行仲裁。外設(shè)中斷擴展模塊PIE（The peripheral interrupt expansion block）使得多個中斷源復(fù)用幾個中斷輸入信號。PIE模塊共支持96個不同的中斷，這些中斷分成12個組，每組又有8個中斷，每個組的中斷都對應(yīng)CPU內(nèi)核的12條中斷線（INT1~INT12）的一條上。96個中斷中的每個中斷都有自己的中斷向量并存放在RAM中，構(gòu)成了整個系統(tǒng)的中斷向量表，可以根據(jù)需要對中斷向量表進行調(diào)整。圖25 外設(shè)中斷擴展模塊PIE表27 PIE中斷和CPU中斷的對應(yīng)關(guān)系INT1WAKEINTTINT0ADCINTXINT2XINT1保留PDPINTBPDPINTINT2保留T1OFINTT1UFINTT1CINTT1PINTCMP3INTCMP2INTCMP1INTINT3保留CAPINT3CAPINT2CAPINT1T2OFINTT2UFINTT2CINTT2PINTINT4保留T3PFINTT3UFINTT3CINTT3PINTCMP6INTCMP5INTCMP4INTINT5保留CAPINT6CAPINT5CAPINT4T4OFINTT4UFINTT4CINTT4PINTINT6保留保留MXINTMRINT保留保留SPITXINTASPIRXINTAINT7保留保留保留保留保留保留保留保留INT8保留保留保留保留保留保留保留保留INT9保留保留ECAN1INTECAN0INTSCITXINTBSCIRXINTBSCITXINTASCIRXINTAINT10保留保留保留保留保留保留保留保留INT11保留保留保留保留保留保留保留保留INT 12保留保留保留保留保留保留保留保留由上表知道。 MCBSP接口介紹MCBSP的特性： MCBSP是建立在TMS320C2X ,C20X, C5X以及C54X設(shè)備上的標(biāo)準(zhǔn)串行口。MCBSP有以下特性： （1）全雙工通信方式。（2）雙倍緩沖的傳送和三倍緩沖的接收，并適用于連續(xù)的數(shù)據(jù)流。（3）對接收和傳送采用獨立的時鐘和幀。（4）128個通道用于傳送和接收。（5）多通道選擇模塊允許和中止每一個通道的傳輸。（6）用兩個16級、32位的FIFO代替DMA（直接存儲器存?。?。（7）支持ABIS模式。（8）接口可直接連接于工業(yè)標(biāo)準(zhǔn)的多媒體數(shù)字信號編解碼器、模擬接口芯片以及其他串行連接的A/D和D/A轉(zhuǎn)換器。（9）可產(chǎn)生外部時鐘信號和幀的同步信號。（10）采樣率產(chǎn)生器可對內(nèi)部采樣和幀的同步信號控制進行編程。（11）內(nèi)部時鐘和幀的產(chǎn)生可編程。（12）幀同步和數(shù)字鐘的極性可編程。（13）支持SPI設(shè)備。（14）支持部分TI/EI。（15）多種數(shù)據(jù)位的大小可選擇：1124和32位。（16）選擇首先發(fā)送/接收高八位或者低八位。圖26 MCBSP內(nèi)部功能框圖C28X的MCBSP模塊從屬于TI系列的MCBSP。雖然它支持絕大部分MCBSP的應(yīng)用，但也有一些實現(xiàn)上的限制：不支持CLKS；CLKR/CLKX引腳作為外部移位時鐘。表28 MCBSP信號總結(jié) 信號名稱 類型 復(fù)位狀態(tài) 說明 外部信號 外部信號名稱 CLKX I/O/Z 輸出 發(fā)送時鐘 CLKR I/O/Z 輸出 接收時鐘 DR I 輸出 接收串行數(shù)據(jù) DX O/Z 高阻 發(fā)送串行數(shù)據(jù) FSR I/O/Z 輸出 接收幀同步 FSX I/O/Z 輸出 發(fā)送幀同步 CPU中斷信號 CPU或FIFO接收中斷 MRINT CPU或FIFO發(fā)送中斷 MXINR FIFO事件 REVT FIFO接收同步事件 XVET FIFO發(fā)送同步事件注：I=輸入，O=輸出，Z=高阻MCBSP包括數(shù)據(jù)流路徑和控制數(shù)據(jù)，它們通過7條線連接到外部設(shè)備。MCBSP與其接口設(shè)備進行數(shù)據(jù)通信時，通過傳輸引腳（DX）來發(fā)送，通過接收引腳（DR）來接收。時鐘形式和幀同步的控制信息通過以下引腳來傳遞：CLKX（發(fā)送時鐘）、CLKR（接收時鐘）、FSX（發(fā)送時鐘）、FSR（接收幀同步）。 語音編解碼芯片TLV320AIC23 TLV320AIC23芯片簡介TLV320AIC23是TI公司推出的一款高性能立體聲音頻編解碼器，內(nèi)置耳機輸出放大器，支持mic和line in二選一的輸入方式。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。TLV320AIC23的模／數(shù)轉(zhuǎn)換器(ADC)和數(shù)，模轉(zhuǎn)換器(DAC)集成在芯片內(nèi)部．采用先進的Σ△過采樣技術(shù)．可以在8kHz至96kHz的采樣率下提供16bit、20bit、24bit和32bit的采樣數(shù)據(jù)。ADC和DAC的輸出信噪比分別可達90dB和100dB。同時。TLV320AIC23還具有很低的功耗(回放模式為23mW。節(jié)電模式為15μw)。上述優(yōu)點使得TLV320AIC23成為一款非常理想的音頻編解碼器，與TI的DSP系列相配合更是相得益彰。（1）TLV320AIC23詳細(xì)指標(biāo)：高品質(zhì)的立體聲多媒體數(shù)字語音編解碼器，在ADC采用48KHZ采樣率時噪音90DB，在DAC采用48KHZ采樣率時噪音100DB，：兼容TIF28X DSP內(nèi)核電壓，：兼容TI28X DSP內(nèi)核電壓，支持8KHZ96KHZ的采樣頻率，軟件控制通過TIMCBSP接口，音頻數(shù)據(jù)輸入輸出通過TIMCBSP接口 。（2）TLV320AIC23的管腳介紹：芯片TLV320AIC23一共有28個管腳。表29管腳的名稱與功能在下表： 引腳功能AGND模擬地AVDD模擬電源供應(yīng)輸入。BCLKI2S串行位時鐘。在音頻主模式，AIC23產(chǎn)生信號并將其發(fā)送給DSP芯片。在音頻從模式，該信號有DSP芯片產(chǎn)生。BVDD緩沖器供應(yīng)輸入?！獵LKOUT時鐘輸出。這是XTI輸入的緩沖版，可使用為XTI頻率的1倍或1/2倍，在采速率控制寄存器的第7位控制頻率的選擇。CS控制輸入端口鎖存/地址選擇。對于SPI控制模式，該輸入作為數(shù)據(jù)鎖存控制。對于兩線控制模式，該輸入定義了器件地址位的第7位DIN對于sigmadelta立體聲DAC,I^2C格式的串行數(shù)據(jù)輸入DGND數(shù)字地DOUT從sigmadelta立體聲 DAC,I^2C格式的串行數(shù)據(jù)輸出DVDD數(shù)字電源輸入?！獺PGND模擬揚聲器放大器接地HPVDD模擬揚聲器放大器電源。LHPOUT左部立體聲混頻放揚聲器輸出，額定0DB輸入水平是1V（方均根值），在1DB階段提供73～6DB的增益LLINEIN左立體聲線輸入頻道。額定0dB輸入水平是1V，~12DB的增益LOUT左立體聲混音頻道線輸出，額定輸出水平是1VLRCINI2S DAC字時鐘信號。在音頻主模式，AIC23產(chǎn)生幀信號，并將其發(fā)送到DSP芯片。在音頻從模式，該信號與DSP芯片產(chǎn)生LRCOUTI2S ADC字時鐘信號在音頻主模式，AIC23產(chǎn)生幀信號，并將其發(fā)送到DSP芯片。在音頻從模式，該信號與DSP芯片產(chǎn)生。MICBIAS對駐極體傳聲器偏差調(diào)整緩沖的低噪聲電壓。電壓水平是額定AVDD的3/4MICIN對使用駐極體傳聲器偏差調(diào)整緩沖的放大器的輸入。如果沒有外部阻抗，默認(rèn)的增益是5MODE串行接口模式。0為I^2C模式1為SPI模式NC空腳RLINEIN右立體聲線輸入頻道。額定0dB輸入水平是1V，~12DB的增益SCLK控制口串行數(shù)據(jù)時鐘對于SPI和兩線控制模式，這是串行時鐘輸入SDIN控制口串行數(shù)據(jù)輸入。對SPI和兩線控制模式，這是串行數(shù)據(jù)輸入，也用作復(fù)位后的控制協(xié)議選擇VMID解耦電壓輸入。為進行噪聲濾波，10uF、XTI/MCLKXTO晶振或者外部時鐘的輸入。用作AIC23內(nèi)部時鐘的導(dǎo)出晶振輸出端，連接外部晶體。若XTI連接外部時鐘源，則此腳不用（3） 芯片TLV320AIC23的功能結(jié)構(gòu)芯片TLV320AIC23有一個大多數(shù)音頻解碼器所不具有的模擬旁路設(shè)置，它能夠?qū)⒛M信號直接送出去回放，而不經(jīng)過A/D轉(zhuǎn)換，這對于系統(tǒng)調(diào)試非常有用。實際最終的音頻輸出時模擬音頻、經(jīng)D/A轉(zhuǎn)換的音頻和傳聲器輸入3個的疊加，當(dāng)然也可以通過軟件編程實現(xiàn)對音頻輸出的控制。為了使音頻解碼器能夠正常工作并產(chǎn)生預(yù)期的音頻效果，必須對相應(yīng)的寄存器配置。AIC23提供了11個映像寄存器，見下表：表2