【文章內(nèi)容簡(jiǎn)介】 發(fā)生。該裝置對(duì)電網(wǎng)運(yùn)行參數(shù)實(shí)時(shí)監(jiān)測(cè)的結(jié)果將有利于人們科學(xué)地建設(shè)電網(wǎng)和使用電器設(shè)備，將有力地推動(dòng)電力公司的經(jīng)營(yíng)目標(biāo)從供電充足可靠的數(shù)量目標(biāo)向符合公共安全的高質(zhì)量電能方向轉(zhuǎn)變。三、擬采取的研究方法和技術(shù)路線[研究方法]本系統(tǒng)主要針對(duì)電力系統(tǒng)中諧波測(cè)量進(jìn)行研究，通過(guò)對(duì)電力系統(tǒng)的諧波及電力各個(gè)參量的測(cè)量，以實(shí)現(xiàn)實(shí)時(shí)檢測(cè)電網(wǎng)質(zhì)量。 1)測(cè)量電壓電流的幅值，有效值，防止電壓過(guò)高對(duì)用電設(shè)備造成危害。用電設(shè)備設(shè)計(jì)在額定電壓時(shí)性能最好、效率最高，但當(dāng)電壓偏離額定值時(shí)，其性能和效率都會(huì)降低，有的還會(huì)減少使用壽命，當(dāng)電壓偏差超過(guò)一定值時(shí)，會(huì)引起設(shè)備的損壞。 2)鑒定實(shí)際電力系統(tǒng)及諧波源用戶的諧波水平是否符合標(biāo)準(zhǔn)的規(guī)定，包括對(duì)所有諧波源用戶的設(shè)備投運(yùn)時(shí)的測(cè)量。 3)電氣設(shè)備調(diào)試、投運(yùn)時(shí)的諧波測(cè)量，以確保設(shè)備投運(yùn)后電力系統(tǒng)和設(shè)備的安全經(jīng)濟(jì)運(yùn)行。4)諧波故障或異常原因的測(cè)量，諧波專題測(cè)試，如諧波阻抗、諧波潮流、諧波諧振和放大等； 5)通過(guò)測(cè)量相位，有功功率，無(wú)功功率和視在功率的測(cè)量計(jì)算，可以優(yōu)化配置電力設(shè)備，提高功率因素。6)通過(guò)測(cè)量檢測(cè)出電力系統(tǒng)不穩(wěn)定的原因，從而通過(guò)必要的手段，如繼電保護(hù)，電網(wǎng)濾波，反饋控制等使電網(wǎng)穩(wěn)定運(yùn)行。[技術(shù)路線]一 硬件部分方案1 CPU控制運(yùn)算核心硬件架構(gòu)本文提出采用傳統(tǒng)的主從式系統(tǒng)硬件設(shè)計(jì)，采用CPLD+DSP的雙CPU并行處理技術(shù)，配以適當(dāng)?shù)耐鈬涌陔娐穪?lái)完成各項(xiàng)功能。主要有數(shù)據(jù)處理單元(DSP)和人機(jī)接口單元(CPLD)組成。CPLD作為主控制器完成整個(gè)系統(tǒng)的控制和鍵盤處理等功能，并通過(guò)雙口RAM與DSP單元進(jìn)行通訊，實(shí)現(xiàn)快速的數(shù)據(jù)交換。DSP單元主要完成電壓和電流信號(hào)的采集及對(duì)其進(jìn)行FFT變換和其它相關(guān)的數(shù)學(xué)運(yùn)算，充分發(fā)揮其運(yùn)算能力強(qiáng)的特長(zhǎng)。 按照上述功能，本系統(tǒng)的設(shè)計(jì)原則是采用模塊化設(shè)計(jì)，整個(gè)裝置分為兩大部分，信號(hào)采樣板和DSP處理板。DSP處理板又分為五個(gè)模塊：計(jì)算模塊、邏輯控制模塊、存儲(chǔ)模塊、顯示模塊、通信模塊。2 硬件總體架構(gòu) 整個(gè)系統(tǒng)的設(shè)計(jì)方案是：三相電流經(jīng)過(guò)電流變換器(CT)、三相電壓經(jīng)電壓變換器 (PT)，再經(jīng)濾波后由采樣芯片MAXI25進(jìn)行同步采樣、保持，A/D轉(zhuǎn)換成數(shù)字信號(hào)，送入DSP數(shù)字處理板進(jìn)行自動(dòng)分類計(jì)算和數(shù)據(jù)處理、顯示結(jié)果、存儲(chǔ)超標(biāo)數(shù)據(jù)和傳輸超標(biāo)記錄，即DSP把實(shí)時(shí)的計(jì)算結(jié)果送到顯示屏顯示，并把超標(biāo)數(shù)據(jù)存儲(chǔ)在非易失性的存儲(chǔ)器里；可以通過(guò)通信接口實(shí)現(xiàn)與計(jì)算機(jī)相連，由數(shù)據(jù)處理中心實(shí)現(xiàn)對(duì)數(shù)據(jù)的分析管理；CPLD實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的邏輯控制。其原理如圖2所示。3 數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)本裝置采用的電壓/電流變換器(PT/CT)為精密電壓電流變換器，CT輸入輸出范圍是交流6A/，PT輸入輸出范圍是交300V/。4 模數(shù)轉(zhuǎn)換器設(shè)計(jì)方案本測(cè)量裝置AD轉(zhuǎn)換芯片采用MAXIM公司的MAX125，其轉(zhuǎn)換位數(shù)為14位，量化誤差為0. 008%，滿足本裝置最高精度等級(jí)為0. 1級(jí)的要求。本系統(tǒng)使用兩片MAX125分別對(duì)三相電壓和三相電流共六路同時(shí)采樣。5 PLL電路設(shè)計(jì)方案本裝置設(shè)計(jì)有同步鎖相環(huán)電路，采用CD4046鎖相環(huán)。6 CPLD與DSP的數(shù)據(jù)通信方式CPLD與DSP芯片之間的數(shù)據(jù)通信是本裝置硬件系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。一般實(shí)現(xiàn)雙CPU通信的方式采用共享存儲(chǔ)器的方式即用雙端口存儲(chǔ)器來(lái)實(shí)現(xiàn)。兩片CPU能同時(shí)訪問(wèn)共享存儲(chǔ)器，兩片CPU之間通過(guò)雙口RAM實(shí)現(xiàn)高速的數(shù)據(jù)通信，芯片采用IDT公司的IDT702525。采用雙口RAM可以解決其它方案存在的缺點(diǎn)。7 前置通道的抗混疊低通濾波電路設(shè)計(jì)本裝置采用MAXIM公司生產(chǎn)的擬X261芯片并配以適當(dāng)?shù)耐鈬娐方M成前置通道的抗混疊濾波電路8 采樣同步方案本裝置采用的是硬件同步法實(shí)現(xiàn)交流同步采樣，用鎖相環(huán)來(lái)實(shí)現(xiàn)頻率跟蹤電路的同步等間隔采樣。其核心是鎖相環(huán)(PLL)電路的設(shè)計(jì)。鎖相倍頻電路由鎖相環(huán)電路CD4046和計(jì)數(shù)分頻電路CD4O60組成，計(jì)數(shù)器接在鎖相環(huán)VCO輸出和比較器輸入之間。9 電平轉(zhuǎn)換電路的設(shè)計(jì)數(shù)據(jù)總線電平轉(zhuǎn)換采用TI公司的SN74LVTH16245， 16245是16bit或2X8bit的三態(tài)放大電平轉(zhuǎn)換器件， CMOS電路和5VTTL/CMOS電路提供雙向電平轉(zhuǎn)換。10 地址緩沖電路的設(shè)計(jì)研究方案本系統(tǒng)采用TI公司的SN74LVTH16244， 16244是一款3. 3V供電的16bit緩沖器，本系統(tǒng)把四個(gè)OE連接在一起，使其成為一個(gè)16 bit的緩沖器。11 時(shí)鐘電路設(shè)計(jì)研究方案本裝置采用外部時(shí)鐘，在X2/CLKIN連接一個(gè)20MHz的晶振。內(nèi)部時(shí)鐘發(fā)生器的工作模式，本系統(tǒng)選擇PLL模式。12 邏輯控制模塊設(shè)計(jì)研究方案 可編程邏輯器件(CPLD)選用ALTERA公司的EPM7128AETC10010。 CPLD在整個(gè)電路中的邏輯控制包括：對(duì)DSP中斷的管理，對(duì)DSP存儲(chǔ)空間的選擇和讀寫控制，對(duì)AD采樣和采樣數(shù)據(jù)傳輸?shù)目刂?，?duì)外部擴(kuò)展存儲(chǔ)器訪問(wèn)的控制，對(duì)LCD顯示的控制，對(duì)鍵盤輸入的響應(yīng)控制，對(duì)通信接口的控制。13 外部存儲(chǔ)器拓展方案 1. FLASH存儲(chǔ)器 FLASH選用M29W404BT芯片，其訪問(wèn)速度為70ns，在DSP訪問(wèn)FLASH時(shí)需要設(shè)置7個(gè)軟件等待狀態(tài)，寫入速度為lolls每字節(jié)，可重復(fù)擦寫100000次，其存儲(chǔ)容量為256Kxl6bit或512Kx8bit，可以在掉電情況下，保存數(shù)據(jù)長(zhǎng)達(dá)20年。 2. EEPROM存儲(chǔ)器 系統(tǒng)還有外擴(kuò)一片512Kbit的JEEPROM，用來(lái)存儲(chǔ)固定數(shù)據(jù)參數(shù)，如電壓變比、電流變比、出廠時(shí)間參數(shù)、密碼等。EEPROM采用ATMEL公司的11424，它是AlMEL公司新近推出的總線容量達(dá)512Kbit (64Kx 8)的EEPROM。 3. SRAM存儲(chǔ)器 除FLASH和EEPROM以外，DSP處理器還外擴(kuò)了兩片64Kxl6bit SRAM存儲(chǔ)器，一片作為外部程序運(yùn)行空間，一片作為外部數(shù)據(jù)空間。SRAM芯片選用CY7C1021BV3312ZC。采用3. 3V供電，其訪問(wèn)時(shí)間為12ns，數(shù)據(jù)線和地址線可以實(shí)現(xiàn)和DSP直接連接，中間無(wú)需設(shè)置軟件等待時(shí)間或硬件緩沖器。14 顯示模塊設(shè)計(jì)研究方案 本系統(tǒng)需要研究開(kāi)發(fā)直觀、簡(jiǎn)捷的人機(jī)對(duì)話環(huán)境，包括鍵盤和液晶顯示。液晶顯示直觀查詢裝置記錄的各項(xiàng)不合格電能質(zhì)量指標(biāo)數(shù)據(jù)。液晶屏幕選用為128x64點(diǎn)陣液晶，藍(lán)色背光顯示。液晶顯示電路采用MGLS12864THT模塊，它是控制芯片為東芝公司的T6963C的12864點(diǎn)陣的LCD。15 其他功能模塊設(shè)計(jì)研究方案本系統(tǒng)的其他功能模塊包括：實(shí)時(shí)時(shí)鐘、電源、看門狗電路。RTC(實(shí)時(shí)時(shí)鐘芯片)以及備用電源為裝置提供斷電時(shí)間記錄保證，使用時(shí)間可長(zhǎng)達(dá)5年以上；看門狗電路，保證系統(tǒng)在非正常時(shí)的自啟動(dòng)功能，有效的維持了系統(tǒng)的可靠性。 1實(shí)時(shí)時(shí)鐘電路 時(shí)鐘電路選用DS1305，采用3. 3V供電，保證在裝置斷電后，時(shí)鐘的正常走動(dòng)。2電源電路整個(gè)系統(tǒng)需要的電源等級(jí)有+5V、5V， ， 。裝置內(nèi)有一開(kāi)關(guān)電源，開(kāi)關(guān)電源輸入為單相交流220V電壓(取