【文章內(nèi)容簡介】 ，主頻高至66MHz）；外部存儲(chǔ)器控制器（FP/EDO/SDRAM控制，片選邏輯）；LCD控制器(最大支持256色STN，LCD具有專用DMA)；2通道通用DMA、2通道外設(shè)DMA并具有外部請求引腳；2通道UART 帶有握手協(xié)議(, 具有16byte FIFO)/1通道SIO；1通道多主IICBUS控制器；1通道IISBUS控制器；5個(gè)PWM定時(shí)器和1通道內(nèi)部定時(shí)器；看門狗定時(shí)器；71個(gè)通用I/O口/8通道外部中斷源；功耗控制：具有普通，慢速，空閑和停止模式；8通道10位ADC；具有日歷功能的RTC；具有PLL的片上時(shí)鐘發(fā)生器。 S3C44B0X特性：內(nèi)核: I/O : V 到 V；最高為66MHz；封裝：160 LQFP / 160 FBGA。（原理組成框圖、資源分配）既然是設(shè)計(jì)最小系統(tǒng)就需要反映出“系統(tǒng)”和“最小”兩大特征來，只有獨(dú)立運(yùn)行而且方便調(diào)試的ARM硬件才能成為“系統(tǒng)”，而“最小”則要求設(shè)計(jì)的系統(tǒng)不能大而全，僅僅需要設(shè)計(jì)讓系統(tǒng)能獨(dú)立運(yùn)行和調(diào)試的幾本硬件就可以了，另外成本也盡可能的低。滿足上述功能的s3c44b0最小系統(tǒng)設(shè)計(jì)思路如下，要讓s3c44b0處理器能獨(dú)立運(yùn)行和調(diào)試就必須滿足基本的獨(dú)立運(yùn)行和調(diào)試工作條件，因此需設(shè)計(jì)下列基本電路及系統(tǒng)：電源、時(shí)鐘、復(fù)位電路、存儲(chǔ)系統(tǒng)、調(diào)試系統(tǒng)。 復(fù)位時(shí)鐘電源NOR FLASHSDRAMS3C44B0圖31：原理組成框圖11第4章 電路設(shè)計(jì)第4章 電路設(shè)計(jì)設(shè)計(jì)電源時(shí)要考慮的因素：、電流、功率；、電流；；；；、功耗、成本限制。系統(tǒng)采用DC5V穩(wěn)壓電源進(jìn)行供電， 電壓，給MCU的I/O和ARM內(nèi)核供電，如圖41所示。圖41 電源原理圖在系統(tǒng)中，復(fù)位電路主要完成系統(tǒng)的上電復(fù)位和系統(tǒng)在運(yùn)行時(shí)用戶的按鍵復(fù)位功能。復(fù)位電路可由簡單的RC電路構(gòu)成，也可使用其他的相對(duì)較復(fù)雜，但功能更完善的電路。本系統(tǒng)采用較簡單的RC復(fù)位電路，如圖12所示。該復(fù)位電路的工作原理如下：在系統(tǒng)上電時(shí)，通過電阻R向電容C充電，當(dāng)C兩端的電壓未達(dá)到高電平的門限電壓時(shí)，Reset端輸出為低電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C兩端的電壓達(dá)到高電平的門限電壓時(shí)，Reset端輸出為高電平，系統(tǒng)進(jìn)入正常工作狀態(tài)。簡單的RC復(fù)位電路：圖42 時(shí)鐘與復(fù)位當(dāng)用戶按下按鈕S時(shí)，C兩端的電荷被泄放掉，Reset端輸出為低電平，系統(tǒng)進(jìn)入復(fù)位狀態(tài)，再重復(fù)以上的充電過程，系統(tǒng)進(jìn)入正常工作狀態(tài)。兩級(jí)非門電路用于按鈕去抖動(dòng)和波形整形；通過調(diào)整R和C的參數(shù)，可調(diào)整復(fù)位狀態(tài)的時(shí)間。 晶振電路設(shè)計(jì)晶振電路用于向CPU及其他電路提供工作時(shí)鐘，S3C44B0X的時(shí)鐘源來自晶振，也可以是外部時(shí)鐘。S3C44B0X的內(nèi)部時(shí)鐘發(fā)生器可產(chǎn)生CPU和外設(shè)所需要的時(shí)鐘信號(hào)。時(shí)鐘發(fā)生器有一個(gè)振蕩器連接到外部的晶體上，同時(shí)片內(nèi)的PLL電路把低頻振蕩器的輸出作為自己的輸入，產(chǎn)生S3C44B0X所需要的高頻信號(hào)，因此，系統(tǒng)可以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因高速開關(guān)時(shí)鐘所造成的高頻噪聲。根據(jù)S3C44B0X的最高工作頻率以及PLL電路的工作方式，選擇10MHz的無源晶振，10MHz的晶振頻率經(jīng)過S3C44B0X片內(nèi)的PLL電路倍頻后，最高可以達(dá)到66MHz。電路如圖43所示：圖43 晶振電路設(shè)計(jì)XTAI0為系統(tǒng)時(shí)鐘輸入信號(hào)FXTAI0為系統(tǒng)時(shí)鐘電路的輸出信號(hào) JTAG接口JTAG（Joint Test Action Group，聯(lián)合測試行動(dòng)小組）是一種國際標(biāo)準(zhǔn)測試協(xié)議，主要用于芯片內(nèi)部測試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測試電路TAP（test access port，測試訪問口），通過專用的JTAG測試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測試。目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP和FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI和TDO，分別為測試模式選擇、測試時(shí)鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。其結(jié)構(gòu)如圖44所示：圖44 JTAG接口 存儲(chǔ)器電路設(shè)計(jì) Flash 存儲(chǔ)器接口電路這里以Embest S3CV40開發(fā)板存儲(chǔ)系統(tǒng)為例，介紹Flash存儲(chǔ)器接口電路。如圖13所示，電路采用一片1M16位的Flash（AM29LV128M），F(xiàn)lash ROM采用標(biāo)準(zhǔn)總線接口與處理器交互，處理器通過片選nGCS0與片外Flash芯片連接。電路原理圖如圖45所示:圖45 Flash存儲(chǔ)器接口電路 SDRAM 存儲(chǔ)器接口電路SDRAM的特點(diǎn)：①不具有掉電保持?jǐn)?shù)據(jù)的特性。②但其存取速度大大高于Flash存儲(chǔ)器。③可讀/寫。基于SDRAM的這些特點(diǎn)，SDRAM在系統(tǒng)中主要用作程序的運(yùn)行空間，數(shù)據(jù)及堆棧區(qū)。這樣可以提高系統(tǒng)的運(yùn)行速度，系統(tǒng)及用戶堆棧、運(yùn)行數(shù)據(jù)也都放在SDRAM中。電路原理圖如圖46所示：圖46 SDRAM存儲(chǔ)器接口電路17第5章 PCB布局和布線第5章 PCB布局和布線PCB布局和布線結(jié)果如圖51所示：圖51 PCB布局和布線結(jié)果第6章 程序設(shè)計(jì)第6章 程序設(shè)計(jì)本節(jié)使用天祥電子的搭載S3C44B0的開發(fā)板來進(jìn)行程序設(shè)計(jì)的研究。 配置ADS集成開發(fā)環(huán)境ADS集成開發(fā)環(huán)境（CodeWarriorforARMDeveloperSuite）。選擇File｜New命令，在對(duì)話框中選擇Project選項(xiàng)卡，如圖6‐1所示，新建一個(gè)工程文件。其中示例的工程名為單擊Set按鈕可為該工程選擇路徑，如圖6‐2所示，選中CreateFolder復(fù)選框后將以圖6‐1中的Projectname或圖6‐2中的文件名作為創(chuàng)建目錄的名稱，這樣可以將所有與該工程相關(guān)的文件放到該工程目錄下，便于管理工程。注意：在圖62工程模板列表中選擇ARMExecutableImage通用模板。隨后將一步一步地把它配置成針對(duì)TX3A開發(fā)板的模板44B0ARMExecutableImage，并把它復(fù)制到安裝目錄下的Stationery目錄中（所有的工程模板都在此目錄下）。以后新建工程時(shí)，在工程模板列表中直接選中44B0ARMExecutableImage模板選項(xiàng)即可，不必每次重新配置模板。圖61 新建工程圖62 保存工程，如圖6‐3所示，選擇DebugRel版本，使 用Edit|DebugRelSettings命令對(duì)DebugRel版本進(jìn)行參數(shù)設(shè)置。圖63 選擇版本DebugRelSettings對(duì)話框中選擇TargetSettings選項(xiàng)，如圖6‐4所示在Post‐linker列表框中選擇ARMfromELF，單擊右下角的Apply按鈕使其有效。圖64 選擇TargetSettingDebugRelSettings對(duì)話框中選擇ARMLinker選項(xiàng)，如圖6‐5所示。在Output選項(xiàng)卡的Linktype選項(xiàng)組中有3種類型的連接方式，常用的是Simple和Scattered兩種。Simple是一種簡單設(shè)置，我們在這里選中Simple單選按鈕，并按照下面的步驟進(jìn)行設(shè)置。Simple單選按鈕，如圖6‐5所示。在Simpleimage選項(xiàng)組中設(shè)置連接的ReadOnly（只讀）和Read‐Write（讀寫）地址。地址0x0c008000是在開發(fā)板上SDRAM的真實(shí)地址（從0x0c000000起始）范圍內(nèi)，是由系統(tǒng)的硬件決定的；后面的RWBase不用寫，或?qū)懗?x00000000也行。圖65設(shè)置連接地址范圍提示：① 程序移植到ADS后，首先執(zhí)行用匯編語言寫初始化代碼，包括中斷向量和內(nèi)存空間初始化。在該段代碼中使用IMPORT __main。(注意main前面是兩個(gè)半字下劃線)B __main進(jìn)行系統(tǒng)內(nèi)部標(biāo)準(zhǔn)C函數(shù)初始化，然后調(diào)用用戶在C語言中定義的main()函數(shù)（注意：兩個(gè)main都是小寫），而且在嵌入式應(yīng)用中用戶在C語言中定義的main函數(shù)不能有參數(shù)(int main(void))。②不能有系統(tǒng)定義的軟中斷，在匯編語言中可以使用IMPORT__use_no_semihosting_swi來檢測，在C語言中使用pragmaimport(__use_no_semihosting_swi)//ensurenofunctionsthatusesemihostingDebugRelSettings對(duì)話框中選擇ARMLinker選項(xiàng)，如圖6‐6所示。單擊Layout選項(xiàng)卡。在Layout選項(xiàng)卡的Placeatbeginningofimage選項(xiàng)組中設(shè)置程序的入口模塊。TX‐3A開發(fā)板在生成的代碼中，程序是從，經(jīng)過編譯生成文件，所以這里在Object/Symbol/項(xiàng)里設(shè)為，Sectio