最新同濟大學數字鐘課程設計(編輯修改稿)
2025-07-20 23:01 本頁面
【文章內容簡介】 1HZ。經過3次1/10分頻后正好是1HZ，為標準的秒輸入脈沖。電路圖如下圖所示：圖3 分頻器電路 、分、時計時器電路設計秒、分計數器為60進制計數器，小時計數器為24進制計數器。實現這兩種模數的計數器采用中規(guī)模集成計數器74LS160D構成。 、分計數部分設計分和秒一樣，都采用60進制計數，本設計選74LS160D作為計數器，將一片74LS160D設計成10進制加法計數器，另一片設置6進制加法計數器。兩片74LS160D按反饋清零法串接而成。秒計數器的十位和個位，輸出脈沖除用作自身清零外，同時還作為分計數器的輸入脈沖CP1。當分（秒）計數部分的個位接受秒計數部分的信號（秒計數接受的信號為振蕩器經分頻后輸出的1HZ的標準脈沖），計數滿60后向時計數部分的十位給出一個進位信號。分（秒）十位計數部分接受個位的進位信號并進行計數，計滿6就想前一級給出進位信號。當十位和個位計滿60個數后計數器清零。計數規(guī)律是從00——59——00。設計電路圖如圖4。時間計數設計為24進制計數，本設計選74LS160D作為計數器，將一片74LS160D設計成十進制加法計數器，另一片設置2進制加法計數器。既個位計數狀態(tài)為Qd Qc Qb Qa = 0100十位計數狀態(tài)為Qd Qc Qb Qa = 0010時，要求計數器歸零。通過把個位Qc、十位Qb相與后的信號送到個位、十位計數器的清零端，使計數器清零，從而構成24進制計數器，計數規(guī)律是從00——23——00。設計電路圖如圖5。圖4 秒、分計數部分電路圖5 時計數部分電路 譯碼電路的功能是將秒、分、時計數器的輸出代碼進行翻譯，變成相應的數字，由數碼管和譯碼器74LS47D組成。74LS47D是BCD7段譯碼器/驅動器，輸出高電平有效，專用于驅動LED七段共陽極顯示數碼管。若將秒、分、時計數器的每位輸出分別送到相應七段譯碼管的輸入端，便可以進行不同數字的顯示。在譯碼管輸出與數碼管之間串聯(lián)電阻R=510?作為限流電阻。圖6 譯碼顯示電路 校時電路是數字鐘不可缺少的部分，每當數字鐘與實際時間不符時，需要根據標準時間進行校時。當數字鐘接通電源或者計時出現錯誤是，需要校正時間，校時是數字鐘應具備的基本功能。為了電路簡單，只對時和分進行校時。校時電路要求在小時校正時不影響分和秒的正常計數，在分校時時不影響秒和小時的計數。時校時電路和分校時電路都是一致的，校時脈沖信號為10HZ脈沖，這樣速度正好適中，適合校時。方法是控制六十進制的時鐘輸入端CP，使用兩個三態(tài)門或者把秒進位信號（V2信號源仿真）加入，或者把校分的按鍵信號J1加入，J2用來控制校分和計分切換，由于兩個三態(tài)門U10A和U11A的使能端有效電平剛好相反，J2接地時為校分功能，J2不接地時為計分功能。圖7 校時電路 在計數器清零端處接一個或門即可。 元器件使用說明 （555定時器） NE555的特點 ●只需簡單的電阻器、電容器，
研究報告相關推薦
鄂ICP備17016276號-1