【文章內容簡介】 數(shù)據(jù)速率有兩種途徑：一種是簡單的數(shù)據(jù)保持方法。另一種是嚴格的插值濾波法。簡單的數(shù)據(jù)保持法是將序列的每個采樣點做簡單的保持(或重復采樣)直到下個采樣點到來。這種近似的處理辦法相當簡單，但效果不佳，只適于數(shù)字調制方式或基帶信號帶寬很窄、對信號精度要求小高的場合。本設計采用嚴格的插值濾波，先經(jīng)過零值內插，然后濾波得到。 多速率信號處理 多速率信號處理理論在軟件無線電系統(tǒng)中，采樣定理的應用大大降低了所需的射頻或中頻采樣速率，為后面的信號實時處理奠定了基礎。但是對軟件無線電的要求來看，帶通采樣的帶寬應該越寬越好，這樣對不同信號會有更好的適應性，而且采樣速率越高，在相同工作頻率范圍內所需的“盲區(qū)”采樣頻率數(shù)量就越少，并對提高采樣量化的信噪比也是有利的，所以在可能的情況下，帶通采樣速率應該盡可能地選的高一些，使瞬時采樣帶寬盡可能的寬。但是隨著采樣速率的提高帶來一個問題就是采樣后的數(shù)據(jù)流速率很高，導致后續(xù)的信號處理速度跟不上，所以對A/D處理后的數(shù)據(jù)流進行降速處理或叫二次采樣是完全必要的。多速率信號處理技術為這種降速處理的實現(xiàn)提供了理論依據(jù)，其中最為重要的理論是抽取和內插，它們?yōu)閿?shù)字上下變頻的成功實現(xiàn)奠定了重要的基礎。多速率信號處理是軟件無線電系統(tǒng)中的基礎理論，它通過內插和抽取改變數(shù)字信號的速率，以適應軟件無線電系統(tǒng)中不同模塊對信號速率的不同要求，是數(shù)字下變頻和數(shù)字上變頻的重要技術。本節(jié)主要介紹多速率信號處理的基本知識和操作，并總結在數(shù)字通信系統(tǒng)中采用多速率信號處理所帶來的好處。所謂多速率數(shù)字信號處理是指改變信號的采樣率，包括抽取和內插兩種情況。使信號采樣率降低的轉換，稱為抽??；使信號采樣率升高的轉換，稱為內插。實現(xiàn)采樣率的轉換(插值和抽取)的關鍵問題是如何保證實現(xiàn)插值或抽取后，信號所包含的信息不發(fā)生失真?？梢钥闯?，抽取和插值需要在進行抽取前或插值后對信號進行數(shù)字濾波，數(shù)字濾波器的性能好壞將直接影響采樣率變換的效果以及實時處理能力。本設計中主要用到有關內插的，因此下面將分別對數(shù)字變頻中多速率濾波器組中常用的CIC濾波器、半帶濾波器以及多速率FIR濾波器這幾種高效數(shù)字濾波器進行介紹和分析。 整數(shù)倍內插內插是抽取的逆過程。所謂整數(shù)內插是先在已知采樣序列x(n) 的相鄰兩個樣點之間等間隔插入L 1 個0 值點，然后進行低通濾波，即可求得L倍內插的結果。( n) 相鄰樣點之間補L1 個0，成為零值內插器。零值內插后為ω（m）。ω（m）經(jīng)過h( m) 低通濾波變成y( m) 。即： （3—11）假設x(n)的離散傅氏變換為，則ω（m）離散傅氏變換為 （3—12） 內插后的信號頻譜為原始序列頻譜經(jīng)L倍壓縮后得到的譜。由圖中可見，在內插后的頻譜中不僅含有的基帶分量，還含有其頻率大于/L的高頻成分，為了從中恢復原始譜，則必須對內插后的信號進行低通濾波（濾波器帶寬為/L）。因此，原來插入的零值點變?yōu)閤(n)的準確內插值，經(jīng)過內插大大提高了時域分辨率。 信號內插前后波形及其頻譜。 完整的I倍內插器方框圖 高效數(shù)字濾波器所謂濾波就是從連續(xù)(或離散)輸入數(shù)據(jù)中濾除噪聲和干擾以提取有用信息的過程，它不但是軟件無線電系統(tǒng)的基礎，也是整個數(shù)字信號處理的基礎理論。濾波器性能的好壞將直接影響系統(tǒng)處理的效果和其實時處理的能力。數(shù)字濾波器可以用兩種形式來實現(xiàn)，即有限沖激響應濾波器FIR和無限沖激響應濾波器IIR,由于FIR濾波器相對于IIR濾波器有許多獨特的優(yōu)越性，如線性相位、穩(wěn)定性好等特點，所以在本系統(tǒng)設計中主要采用FIR濾波器進行處理。在數(shù)字上下變頻器中，所實現(xiàn)的很重要的一部分功能就是抽取和內插，這些功能都可以依靠多速率濾波器來完成。常用的多速率濾波器有多速率FIR濾波器，積分級聯(lián)梳狀（CIC）濾波器和半帶（HB）濾波器等。多速率濾波器主要作用有三點：抽?。唇档托盘査俾剩?、插值（既提高信號速率）和低通濾波。本節(jié)主要介紹此次設計所用到的內插CIC和HB濾波器。 CIC濾波器CIC濾波器(Cascade Integrator Comb Filter)，即級聯(lián)積分梳狀濾波器，是一種多采樣率的高效窄帶低通數(shù)字濾波器。CIC濾波器具有結構簡單、需要存儲量小，不需要乘法和濾波器系數(shù)存儲，并且通過高速積分環(huán)節(jié)和低速梳狀濾波環(huán)節(jié)減少了中間過程的存儲量等優(yōu)點。它是一種線性相位低通FIR濾波器，其系數(shù)均為1，所以對于CIC濾波器來說，傳統(tǒng)卷積的濾波運算只相當于做加法運算，因此使用CIC濾波器可以完成高速內插、抽取和濾波并且實現(xiàn)起來較為簡便。CIC濾波器一般由N級積分器(Integrator)和N級梳狀濾波器(Comb)兩個部分級聯(lián)組成。積分器部分包含了N級采樣率在fs下的理想數(shù)字積分器，每級積分器是單極點具有單位反饋系數(shù)的IIR濾波器。單級積分器的差分方程為：y(n) = y(n1) + x(n) （3—13) 其Z域上的傳遞函數(shù)為： （3—14）（a）所示。梳狀濾波器部分工作在采樣率λ/R，其中R表示整數(shù)改變因子。該部分包含了含有M點差分延遲的N級梳狀濾波器，該差分延時用于控制濾波器的頻率響應。M可以是任意的整數(shù)，但是在實際應用中，一般取值1或2。單級梳狀濾波器的差分方程為: y(n) = x(n)x(nRM) （3—15） 其Z域上的傳遞函數(shù)為: （3—16）（b）所示。 CIC濾波器的基本單元 CIC濾波器的幅頻特性，單級CIC濾波器的旁瓣電平比較大， dB，說明阻帶衰減很差，一般很難滿足實用要求。為了降低旁瓣電平，可以采用多級CIC濾波器級聯(lián)的辦法來解決。假設CIC濾波器是由上述的兩個基本單元構成的。如果要構成一個N級的CIC濾波器，將N個積分器和N個梳狀濾波器級聯(lián)即可，其Z域響應為: （3—17） 由式(3—17)可知，CIC濾波器的總的頻率響應為: （3—18） 式中，為抽樣函數(shù)，通過式（3—18）可以求得N級級聯(lián)CIC濾波器的旁瓣抑制為: （3—19）從式(3—19)知，級聯(lián)級數(shù)越多，旁瓣衰減越大。CIC濾波器既可以作為抽取濾波器也可以作為內插濾波器。CIC抽取濾波器首先是級聯(lián)N個積分器，其采樣率為λ，經(jīng)過R倍抽取，然后級聯(lián)N個梳狀濾波器，這時采樣速率為λ/R。CIC濾波器作為內插器時，首先是級聯(lián)N個梳狀濾波器，其采樣率為fs/R，經(jīng)過R倍內插，然后級聯(lián)N個積分器，這時采樣速率為fs。因此。 CIC內插濾波器 HB半帶濾波器半帶濾波器可以將離散系統(tǒng)的工作頻率范圍分成對等的兩個對稱部分，且這種濾波器特別適合實現(xiàn)D= (即2的冪次方倍)的抽取或內插，而且運算復雜度低，實時性強，因此在多速率信號處理中有著重要的地位。，半帶濾波器的通帶和阻帶對稱，即通帶波動和阻帶波動相等；通帶的邊頻和阻帶的邊頻相對于fs/4對稱，有Fp+Fs=fs/2。為了保證FIR濾波器的線性相位, 濾波器的系數(shù)具有偶對稱性，即要求h(n)=h(N1n)，其中N為濾波器的階數(shù)，這里設N為奇數(shù)。另外，濾波器系數(shù)除了中心點n=(N1)/2+1外，所有h(n)的偶次系數(shù)均為零。由于半帶FIR濾波器系數(shù)的對稱性和近一半系數(shù)為零，使得濾波運算的乘法次數(shù)減少了近3/4，加法次數(shù)減少了近一半，用于存放濾波器系數(shù)的存儲器也減少了一半，因而更有利于高效數(shù)字信號處理的實時實現(xiàn)。 半帶濾波器的幅頻特性由于半帶濾波器是偶對稱、奇次的線性相位FIR濾波器，因而還具有以下三個性質：第一，濾波器的階數(shù)N為奇數(shù)；第二，濾波器的沖擊響應h(n)為實數(shù)；第三，濾波器的幅度函數(shù)H(w)為偶函數(shù)。將半帶濾波器用于2倍抽取時，過渡帶中是存在混疊的，但通帶中沒有混疊。也就是說信號是可以恢復的。但同時要注意的是，由半帶濾波器的頻率特性己知，它要求： Fs= fs/2Fp （3—20）因此當信號通帶Fp很小時，這種過渡帶對于多級濾波器的最后一級來說往往過大，不能滿足濾波特性的總體要求，因此不適合用做多級抽取濾波器的最后一級，即后級濾波器必須有其他類型的FIR濾波器。對于后級FIR濾波器來講，信號經(jīng)過前級的CIC、半帶濾波抽取后，采樣速率相對來講己經(jīng)非常低了，所以在一定的處理時鐘下，就可以采用更高階的一般頻率特性的FIR濾波器，使其通帶波動、過渡帶寬、阻帶衰減等性能指標能夠設計得更高，從而滿足濾波特性的總體要求。 DDS的實現(xiàn)原理三角函數(shù)數(shù)字發(fā)生器有多種實現(xiàn)方法，本設計主要運用基于直接數(shù)字式頻率合成技術(DDS)的三角函數(shù)發(fā)生器。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優(yōu)點，廣泛使用在電信與電子儀器領域，是無線通信系統(tǒng)實現(xiàn)設備全數(shù)字化的一個關鍵技術。DDS的設計實現(xiàn)方式主要有查表法和CORDIC算法兩種，本設計中采用了查表法。其工作原理為：在參考時鐘的驅動下，相位累加器對頻率控制字進行線性累加，得到的相位碼對波形存儲器尋址，使之輸出相應的幅度碼，經(jīng)過模數(shù)轉換器得到相應的階梯波，最后再使用低通濾波器對其進行平滑，得到所需頻率的平滑連續(xù)的波形。 DDS原理框圖圖中，fclk為相位累加器的時鐘信號，其周期為T0；相位累加器(從0~(2^n1)計數(shù)）在fclk的作用下，產生數(shù)據(jù)存儲器所需的地址信號。某一個頻率的正弦信號可以表示為: v(t)=Asin(wt+)=Asin(2pift+) （3—21） 式中，A為正弦波的振幅，w為正弦信號的頻率(角頻率)，為初始相位。由于A和不隨時間而變化，可以令A＝1，＝0，得到歸一化的正弦信號表達式： （3—22） 相位累加器由N位加法器與N位累加寄存器級聯(lián)構成。每來一個時鐘脈沖clk，加法器就將頻率控制字K與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器(ROM)的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經(jīng)查找表查出，完成相位到幅值轉換。波形存儲器所儲存的幅度值與余弦信號有關。，每一個點對應一個特定的幅度值。一個N位的相位累加器對應著圓上2N個相位點，其相位分辨率為。若N=4，則共有16種相位值與16種幅度值相對應，并將相應的幅度值存儲于波形存儲器中，存儲器的字節(jié)數(shù)決定了相位量化誤差。在實際的DD中，可利用正弦波的對稱性，將2范圍內的幅、相點減小到/2內以降低所需的存儲量，量化的比特數(shù)決定了幅度量化誤差。 三角函數(shù)相位與幅度的對應關系波形存儲器的輸出送到D/A轉換器，D/A轉換器將數(shù)字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。DDS在相對帶寬、頻率轉換時間、高分辨力、相位連續(xù)性、正交輸出及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平，為系統(tǒng)提供的信號源優(yōu)于模擬信號源。 DDS模塊的輸出頻率fout是系統(tǒng)工作頻率fclk、相位累加器比特數(shù)N及頻率控制字K三者的一個函數(shù)，其數(shù)學關系由式(3—23)給出： （3—23）它的頻率分辨率，即頻率的變化間隔為： (3—24) 另外還可以使用CORDIC 算法來實現(xiàn)DDS。其的基本思想是通過一系列固定的、與運算基數(shù)相關的角度的不斷偏擺以逼近所需的旋轉角度。CORDIC算法包含圓周系統(tǒng)，線性系統(tǒng)，雙曲系統(tǒng)三種旋轉系統(tǒng)，在本設計中沒有用到這里就不再多做介紹。4 各模塊設計實現(xiàn)原理在前面幾章認真分析研究了數(shù)字上變頻器中主要的模塊設計方法之后，本章主要介紹此次數(shù)字上變頻設計中主要模塊的設計實現(xiàn)和驗證。此次數(shù)字上變頻設計中的主要模塊是用Verilog語言進行RTL級設計，結合QuartuslI和ModelSim軟件完成綜合仿真。本章詳細分析了每個模塊的設計方法和設