【文章內(nèi)容簡介】 比，本設(shè)計中沒有采用同步計數(shù)，而采用異步計數(shù)。構(gòu)成的計數(shù)器如圖45：圖45 18位計數(shù)器該計數(shù)器中的18個D觸發(fā)器采用相同的復(fù)位端。 比較模塊比較模塊的電路圖如圖46：圖46 比較電路圖比較模塊采用17個異或門和一個18輸入的或非門組成，18輸入或非門的一個輸入端采用的是計數(shù)器的最高位經(jīng)過一定的控制電路到達(dá)18輸入或非門的輸入端，此控制位好比一個檢測開關(guān)，當(dāng)鎖定參考時鐘計數(shù)器和反饋時鐘計數(shù)器的計數(shù)值相同時，且參考時鐘計數(shù)器的最高位已經(jīng)計數(shù)到1時，控制電路的開關(guān)打開，讓十八輸或非門輸出一個時鐘寬度的高電平。 控制模塊控制模塊的作用是為了在參考時鐘計數(shù)器的最高位計數(shù)到1時，對整個計數(shù)器電路進行復(fù)位操作，以便進行下一次的比較，之所以不采用最高位的反向來進行復(fù)位，是為了使復(fù)位達(dá)到與時鐘的同步，以維持系統(tǒng)工作的穩(wěn)定。如圖47：圖47 控制電路圖 反向提取的鎖定檢測電路圖 反向提取的電路圖為圖48圖48 鎖定檢測電路圖鎖定檢測電路左邊為參考時鐘、反饋時鐘輸入端，復(fù)位信號輸入端。復(fù)位信號為高電平時，整個電路復(fù)位。右邊的端口為輸出端，當(dāng)檢測到兩個時鐘達(dá)到鎖定時，輸出端保持為高電平，當(dāng)檢測到兩個時鐘沒有達(dá)到鎖定時，輸出端始終保持低電平。鎖定檢測電路的功能是對參考時鐘和輸入的比較時鐘進行計數(shù)，在一定的時間內(nèi)，若兩個計數(shù)器的計數(shù)值相同，就表示兩個時鐘是鎖定的，否則沒有鎖定。5 反相器設(shè)計 反相器的設(shè)計采用的是用一個PMOS 和NMOS 晶體管來實現(xiàn)，在高速的電路中，反相器中晶體管的參數(shù)設(shè)計也是很重要的，為了達(dá)到反相器能夠正確地進行0和1的翻轉(zhuǎn)，由于PMOS晶體管中的空穴的移動速度比自由電子慢，所以為了達(dá)到對稱的效果，PMOS晶體管的寬度比NMOS大。在本設(shè)計中，PMOS的參數(shù)為溝道長180nm、NMOS的參數(shù)為溝道長180nm、。在鎖定檢測電路的整個電路中，所有的反相器都采用此參數(shù)。 D觸發(fā)器設(shè)計 D觸發(fā)器的設(shè)計包含傳輸門的設(shè)計、反相器的設(shè)計、與非門的設(shè)計。傳統(tǒng)的D觸發(fā)器的數(shù)據(jù)輸入端都是直接接到傳輸門上，反向提取電路中的D觸發(fā)器的數(shù)據(jù)端都接到一個反相器上，再接入傳輸門上，以便使得在時鐘的上升沿進行計數(shù)。在鎖定檢測電路的整個電路中，所有的D觸發(fā)器都采用同樣的參數(shù)。 傳輸門設(shè)計 傳輸門采用一個PMOS和一個NMOS晶體管來實現(xiàn)，對于傳輸門的參數(shù)，在本設(shè)計中采用的參數(shù)為PMOS長180nm、NMOS的參數(shù)為長180nm、。 在本設(shè)計中，D觸發(fā)器采用的是異步復(fù)位，當(dāng)復(fù)位端為低電平時，整個D觸發(fā)器的輸出為0。在設(shè)計與非門中采用的參數(shù)為PMOS長180nm、NMOS的參數(shù)為長180nm、。結(jié)構(gòu)如圖51：左邊的信號為輸入信號端口，右邊的為輸出信號端口。 圖51 二輸入與非門設(shè)計 計數(shù)器設(shè)計 在本設(shè)計中，采用相同的D觸發(fā)器來設(shè)計一個18位的計數(shù)器，本計數(shù)器采用的是異步計數(shù)方式。采用統(tǒng)一的復(fù)位信號。設(shè)計的計數(shù)器如下，左邊依次為時鐘端、復(fù)位端，圖52為18位計數(shù)器的輸出端：圖52 計數(shù)器的設(shè)計 十八輸入或非門設(shè)計 十八輸入或非門的特點在鎖定檢測電路中，十八輸入或非門設(shè)計的好壞直接關(guān)系到鎖定檢測電路工作的穩(wěn)定。與傳統(tǒng)的或非門相比，反向提取電路的或非門只采用了幾個上拉PMOS晶體管的并聯(lián)來作為一個上拉PMOS晶體管。這就使得輸入信號不能任意接到或非門的輸入端，而必須進行選擇。 十八輸入或非門設(shè)計的困難在高速的設(shè)計中是要避免使用或非門的，尤其是扇入和扇出都比較大的或非門。由于在本設(shè)計中，或非門實現(xiàn)的功能是鐘控或非門，只有當(dāng)控制模塊的輸出端為0時，或非門開始工作。為此，控制模塊的輸出端必須接到十八輸入或非門的上拉PMOS晶體管的輸入端。當(dāng)上拉PMOS的輸入端為低電平時，P管道通，如果鎖定檢測電路達(dá)到鎖定時，所有的NMOS晶體管的輸入端都為低電平，所有的NMOS晶體管都不導(dǎo)通，使得輸出為高電平。但是，如果鎖定檢測沒有達(dá)到鎖定時，情況就會不同。如果P管輸入為低電平，P管導(dǎo)通，其他的NMOS晶體管，由于鎖定檢測沒有達(dá)到鎖定，所以存在有NMOS晶體管導(dǎo)通的情況，此時輸出端是否是為0，取決于NMOS晶體管參數(shù)的設(shè)置。如果NOMS晶體管的參數(shù)設(shè)計的很小，則其等效阻抗就比較大，使得NOMS晶體管和PMOS晶體管進行分壓，造成輸出端的輸出不是為低電平，也不是為高電平，在1v左右的模糊狀態(tài)。 十八輸入或非門的重新設(shè)計要解決此問題，只有將NMOS晶體管的等效阻抗減小，其方法是增大NMOS晶體管的參數(shù)，NMOS晶體管的參數(shù)設(shè)置為溝道長度為200nm，溝道寬度為10um，PMOS晶體管的溝道長度為200nm，溝道寬度為6um。雖然這樣會增大電容，但在數(shù)字系統(tǒng)中這一點是不太重要的。在高速的設(shè)計中是要避免使用或非門的，尤其是扇入和扇出都比較大的或非門?？梢栽诨蚍情T的輸出端增加一個電容來進行低通濾波。使得十八輸入或非門工作穩(wěn)定。如圖53 圖53 或非門的設(shè)計 與非門設(shè)計 在鎖定檢測電路中有兩輸入、三輸入、四輸入與非門。由于在高速的電路中采用與非門是比較好的選擇，所以在本設(shè)計中，與非門的設(shè)計不如或非門的參數(shù)要求很高，只要與非門能很好的傳輸?shù)仉娖胶透唠娖郊纯伞Ｅc非門中PMOS晶體管的參數(shù)為溝道長度為180n米。NMOS晶體管的參數(shù)為溝道長度為180Nnm。 時鐘設(shè)計由于在電路中時鐘的長導(dǎo)線由顯著的延遲，所以要在時鐘線的不同點插入緩沖器。采用的時鐘樹網(wǎng)絡(luò)如圖54：其中緩沖器采用兩個反相器構(gòu)成。到達(dá)參考時鐘計數(shù)器和反饋時鐘計數(shù)器的時鐘經(jīng)過了相同的緩沖器，達(dá)到了對稱效果。參考時鐘到達(dá)控制模塊時，又經(jīng)過了一級緩沖器，為了達(dá)到對稱，反饋時鐘也經(jīng)過了一級緩沖器，盡管經(jīng)過緩沖器后時鐘沒有用處。圖54 鎖定檢測時鐘樹結(jié)構(gòu) 鎖定檢測電路設(shè)計小結(jié) Hz PLL 鎖定檢測電路的重新設(shè)計。在設(shè)置參數(shù)的過程中，反相器的參數(shù)設(shè)計PMOS晶體管的溝道寬度一定要比NMOS晶體管的溝道寬度大，只有這樣，反相器才能在0和1之間及時翻轉(zhuǎn)。檢測電路設(shè)計過程中使用的反相器，D觸發(fā)器中的反相器以及緩沖器中的反相器都采用相同的結(jié)構(gòu)。十八輸入或非門的參數(shù)設(shè)計決定著整個電路是否能夠正確工作，最終采用的是NMOS晶體管的參數(shù)設(shè)置為溝道長度為200nm，溝道寬度為10um，PMOS晶體管的溝道長度為200nm，溝道寬度為6um。 在反向提取的電路中，功能仿真存在不足之處，對于用來輸出信號的D觸發(fā)器而言，其數(shù)據(jù)端的有效信號比時鐘早一個時鐘周期，換句話說，在D觸發(fā)器的時鐘信號上升沿到來時，不能采樣到輸入的數(shù)據(jù)信息。最后改進的方法如圖55： 圖55電路的改進6 Hz PLL 鎖定檢測電路HSPICE 下晶體管級仿真 觸發(fā)器模塊仿真測試 D觸發(fā)器模塊的仿真測試，就是要在時鐘的驅(qū)動下，檢查觸發(fā)器能否正常地進行工作，在復(fù)位信號有效時，整個電路是否能夠準(zhǔn)確地復(fù)位。觸發(fā)器模塊的測試電路圖如圖61：左邊的輸入為兩個數(shù)據(jù)端，一個復(fù)位端，復(fù)位信號經(jīng)過反相器后接入D觸發(fā)器中，右邊的為觸發(fā)器的輸出端。 圖61 D觸發(fā)器測試圖D觸發(fā)器在HSPIC下的仿真波形如圖62圖62 D觸發(fā)器的時序圖從仿真波形中可以看出，該D觸發(fā)器的功能是正確的，該觸發(fā)器是在時鐘的上升沿觸發(fā)的，采用異步復(fù)位，當(dāng)復(fù)位信號為低電平時，D觸發(fā)器復(fù)位。(在仿真圖中，復(fù)位信號時經(jīng)過反相器后再接入觸發(fā)器的) 異或門仿真測試異或門是一個組合邏輯，異或門的測試就是要測試當(dāng)輸入變化時，輸出是否能正常變化。異或門測試的電路圖如圖63： 圖63 異或門的測試圖在電路圖的左邊為異或門的數(shù)據(jù)輸入端，右邊為異或門的輸出端。異或門在HSPICE 下的晶體管級仿真波形如圖64： 圖64 異或門的時序圖 從波形中可以看出，最下面的輸出為上面兩個輸入數(shù)據(jù)的異或。該異或門能夠在輸入數(shù)據(jù)變化時正常翻轉(zhuǎn)。 十八輸入或非門仿真測試 在檢測電路的設(shè)計中，十八輸入或非門的設(shè)計是關(guān)鍵之處。本測試就是要測試該或非門是否能正常工作。輸出能否滿足要求?；蚍情T的測試電路如圖65： 圖65十八輸入或非門的測試圖 左邊為十八輸入或非門的數(shù)據(jù)輸入端，右邊為或非門的輸出端OUT 十八輸入或非門HSPICE下晶體管級仿真圖如圖66： 圖66十八輸入或非門的時序從仿真圖中可以看出，十八輸入或非門的輸出結(jié)果是正確的，但是輸出需要進行低通濾波后才能接入D觸發(fā)器的數(shù)據(jù)端。 與非門仿真測試 在高速的電路中，盡量采用與非門來實現(xiàn)邏輯功能，本測試要完成的功能是要在HSPICE下仿真測試晶體管級的與非門。仿真測試的電路圖如圖67：圖67與非門測試圖 電路圖的左邊為數(shù)據(jù)輸入端口inputA ，inputB，右邊為輸出端口OUT。該晶體管級電路載HSPICE下的仿真圖如圖68：圖68 與非門的時序圖從仿真圖中可以看出，該與非門工作正常，輸出端能夠在輸入端變化時，及時得到翻轉(zhuǎn)。 鎖定檢測電路整體仿真測試 G Hz PLL 鎖定檢測電路的整體測試電路圖如圖69, 電路圖的左邊從上到下依次為復(fù)位信號端reset、參考時鐘端clka、反饋時鐘端clkb。電路圖的右邊為鎖定檢測地輸出端out。由于HSPICE 是高精度，低速率的仿真環(huán)境，如果要完全仿真鎖定檢測電路，需要高速的工作站或服務(wù)器來進行仿真，即使這樣，也要仿真很長的時間。是在工作站上仿真30個小時后可以得到第9位計數(shù)器翻轉(zhuǎn)，仿真時間為13u 秒，仿真結(jié)果正確。圖69 鎖定檢測電路測試圖 從反向提取電路可以看出，采用十八位的計數(shù)器是為了達(dá)到檢測精度。為了完成鎖定檢測電路的功能測試，可以把計數(shù)器改為9位的計數(shù)器。仿真的電路圖如圖610：圖610 9位計數(shù)器的檢測電路圖電路圖地左邊從上到下依次為參考時鐘輸入端clka、反饋時鐘輸入端clkb、復(fù)位信號端reset，電路圖地右邊為鎖定檢測地輸出端out。當(dāng)反饋時鐘與參考時鐘能夠得到鎖定時，鎖定檢測電路的輸出波形如圖611：圖611檢測電路鎖定時的時序圖612鎖定時的時序圖該波形是在仿真3小時后得到的，輸入的參考時鐘和反饋時鐘的周期都為4ns。從波形中可以看出，當(dāng)計數(shù)器的q9 為高時，若能達(dá)到鎖定，則在q37n的上升沿觸發(fā)，使輸出保持為高電平。圖614為參考時鐘周期為4ns，反饋時鐘周期為3 ns的情況下的仿真波形： 圖613未鎖定的時序圖圖614鎖定時的時序圖從以上的仿真結(jié)果可以看出，鎖定檢測電路的設(shè)計是正確的，由于采用18位的計數(shù)器進行仿真，需要很好的仿真環(huán)境，和很長的仿真時間，要完成功能測試不太現(xiàn)實，故采用9位計數(shù)器來測試檢測電