【文章內(nèi)容簡介】 ，這是為了避免丟失在讀出捕獲溢出標志之后和讀取數(shù)據(jù)之前可能產(chǎn)生的捕獲溢出信息。 模擬/數(shù)字轉(zhuǎn)換(ADC) 介紹 12位ADC是一種逐次逼近型模擬數(shù)字轉(zhuǎn)換器。它有18個通道，可測量16個外部和2個內(nèi)部信號源。各通道的A/轉(zhuǎn)換可以單次、連續(xù)、掃描或間斷模式執(zhí)行。ADC的結(jié)果可以左對齊或右對齊方式存儲在16位數(shù)據(jù)寄存器中。模擬看門狗特性允許應用程序檢測輸入電壓是否超出用戶定義的高/低閥值。 主要特征 12位分辨率 轉(zhuǎn)換結(jié)束，注入轉(zhuǎn)換結(jié)束和發(fā)生模擬看門狗事件時產(chǎn)生中斷； 單次和連續(xù)轉(zhuǎn)換模式； 從通道0到通道n的自動掃描模式； 自校準； 帶內(nèi)嵌數(shù)據(jù)一致的數(shù)據(jù)對齊； 通道之間采樣間隔可編程； 規(guī)則轉(zhuǎn)換和注入轉(zhuǎn)換均有外部觸發(fā)選項； 間斷模式； 雙重模式(帶2個ADC的器件)； ADC轉(zhuǎn)換速率1MHz； ADC供電要求：；ADC輸入范圍：VREF ≤ VIN ≤ VREF+；規(guī)則通道轉(zhuǎn)換期間有DMA請求產(chǎn)生。 是ADC模塊的方框圖。 注意：如果有VREF管腳(取決于封裝)，必須和VSSA相連接。 ADC模塊的方框圖 引腳描述 ADC管腳 名稱信號類型注解 VREF+輸入模擬參考正ADC使用的高端/極參考電壓VSSA ≤ VREF+ ≤ VDDAVDDA輸入模擬電源等效于VDD的模擬電源且： ≤ VDDA ≤ VDD()VREF輸入模擬參考負極 ADC使用的低端/負極參考電壓VREF = VSSAVSSA輸入模擬電源地等效于VSS的模擬電源地ADC_IN[15:0]模擬輸入信號16個模擬輸入通道 EXTSEL[2:0]輸入數(shù)字開始規(guī)則成組轉(zhuǎn)換的六個外部觸發(fā)信號JEXTSEL[2:0]輸入數(shù)字開始注入成組轉(zhuǎn)換的六個外部觸發(fā)信號表 功能描述 ADC開關(guān)控制 通過設置ADC_CR1寄存器的ADON位可給ADC上電。當?shù)谝淮卧O置ADON位時，它將ADC從斷電狀態(tài)下喚醒。 ADC上電延遲一段時間后(tSTAB)，再次設置ADON位時開始進行轉(zhuǎn)換。 通過清除ADON位可以停止轉(zhuǎn)換，并ADC置于斷電模式。在這個模式中，ADC幾乎不耗電(僅幾個181。A)。 ADC時鐘 由時鐘控制器提供的ADCCLK時鐘和PCLK2(APB2時鐘)同步。CLK控制器為ADC時鐘提供一個專用的可編程預分頻器。 通道選擇 有16個多路通道?？梢园艳D(zhuǎn)換分成兩組：規(guī)則的和注入的。在任意多個通道上以任意順序進行的一系列轉(zhuǎn)換構(gòu)成成組轉(zhuǎn)換。例如，可以如下順序完成轉(zhuǎn)換：通道通道通道通道通道0、通道通道通道15。規(guī)則組由多達16個轉(zhuǎn)換組成。規(guī)則通道和它們的轉(zhuǎn)換順序在ADC_SQRx寄存器中選擇。規(guī)則組中轉(zhuǎn)換的總數(shù)寫入ADC_SQR1寄存器的L[3:0]位中。注入組由多達4個轉(zhuǎn)換組成。注入通道和它們的轉(zhuǎn)換順序在ADC_JSQR寄存器中選擇。注入組里的轉(zhuǎn)換總數(shù)目寫入ADC_JSQR寄存器的L[1:0]位中。如果ADC_SQRx或ADC_JSQR寄存器在轉(zhuǎn)換期間被更改，當前的轉(zhuǎn)換被清除，一個新的啟動脈沖將發(fā)送到ADC以轉(zhuǎn)換新選擇的組。溫度傳感器/ VREFINT內(nèi)部通道 溫度傳感器和通道ADC_IN16相連接，內(nèi)部參考電壓VREFINT和ADC_IN17相連接?？梢园醋⑷牖蛞?guī)則通道對這兩個內(nèi)部通道進行轉(zhuǎn)換。注意：傳感器和VREFINT只能出現(xiàn)在主ADC中。單次轉(zhuǎn)換模式 單次轉(zhuǎn)換模式里，ADC只執(zhí)行一次轉(zhuǎn)換。這個模式既可通過設置ADC_CR2寄存器的ADON位(只適用于規(guī)則通道)啟動也可通過外部觸發(fā)啟動(適用于規(guī)則通道或注入通道)，這時CONT位為0。 一旦選擇通道的轉(zhuǎn)換完成： 如果一個規(guī)則通道被轉(zhuǎn)換： ─ 轉(zhuǎn)換數(shù)據(jù)被儲存在16位ADC_DR寄存器中； ─ EOC(轉(zhuǎn)換結(jié)束)標志被設置； ─ 如果設置了EOCIE，則產(chǎn)生中斷。 如果一個注入通道被轉(zhuǎn)換： ─ 轉(zhuǎn)換數(shù)據(jù)被儲存在16位的ADC_DRJ1寄存器中； ─ JEOC(注入轉(zhuǎn)換結(jié)束)標志被設置； ─ 如果設置了JEOCIE位，則產(chǎn)生中斷，然后ADC停止。 連續(xù)轉(zhuǎn)換模式 在連續(xù)轉(zhuǎn)換模式中，當前面ADC轉(zhuǎn)換一結(jié)束馬上就啟動另一次轉(zhuǎn)換。此模式可通過外部觸發(fā)啟動或通過設置ADC_CR2寄存器上的ADON位啟動，此時CONT位是1。 每個轉(zhuǎn)換后： 如果一個規(guī)則通道被轉(zhuǎn)換： ─ 轉(zhuǎn)換數(shù)據(jù)被儲存在16位的ADC_DR寄存器中； ─ EOC(轉(zhuǎn)換結(jié)束)標志被設置； ─ 如果設置了EOCIE，則產(chǎn)生中斷。 如果一個注入通道被轉(zhuǎn)換： ─ 轉(zhuǎn)換數(shù)據(jù)被儲存在16位的ADC_DRJ1寄存器中； ─ JEOC(注入轉(zhuǎn)換結(jié)束)標志被設置； ─ 如果設置了JEOCIE位，則產(chǎn)生中斷。時序圖 ，ADC在開始精確轉(zhuǎn)換前需要一個穩(wěn)定時間tSTAB。在開始ADC轉(zhuǎn)換和14個時鐘周期后，EOC標志被設置，16位ADC數(shù)據(jù)寄存器包含轉(zhuǎn)換的結(jié)果。. 時序圖3 系統(tǒng)硬件設計 Buck電路的開關(guān)過程分析。Buck DC—DC變換器由功率開關(guān)s、儲能電感L、續(xù)流二極管D、濾波電容C、負載電阻R、和輸入電壓V成。變換器有電感電流連續(xù)和斷續(xù)兩種工作方式，降壓型電路電感電流連續(xù)與否的臨界條件：。 Buck變換器電路圖 Buck變換器基本拓撲結(jié)構(gòu)這里我們討論電感電流連續(xù)(CCM)方式。當電感電流連續(xù)時，電路在一個開關(guān)周期內(nèi)相繼經(jīng)歷2個開關(guān)狀態(tài)。 CCM工作狀態(tài)Buck變換器電路的情況 功率及驅(qū)動電路設計 IR2110簡介在功率變換裝置中，根據(jù)主電路的結(jié)構(gòu)，其功率開關(guān)器件一般采用直接驅(qū)動和隔離驅(qū)動兩種方式。采用隔離驅(qū)動方式時需要將多路驅(qū)動電路、控制電路、主電路互相隔離，以免引起災難性的后果。隔離驅(qū)動可分為電磁隔離和光電隔離兩種方式。光電隔離具有體積小，結(jié)構(gòu)簡單等優(yōu)點，但存在共模抑制能力差，傳輸速度慢的缺點?？焖俟怦畹乃俣纫矁H幾十kHz。電磁隔離用脈沖變壓器作為隔離元件，有響應速度快 （脈沖的前沿和后沿），原副邊的絕緣強度高，dv/dt共模干擾抑制能力強。但信號的最大傳輸寬度受磁飽和特性的限制，因而信號的頂部不易傳輸。而且最大占空比被限制在50％。而且信號的最小寬度又受磁化電流所限。脈沖變壓器體積大，笨重，加工復雜。凡是隔離驅(qū)動方式，每路驅(qū)動都要一組輔助電源，若是三相橋式變換器，則需要六組，而且還要互相懸浮，增加了電路的復雜性。隨著驅(qū)動技術(shù)的不斷成熟，已有多種集成厚膜驅(qū)動器推出。如EXB840/84EXB850/85M57959L/AL、M57962L/AL、HR065等等，它們均采用的是光耦隔離，仍受上述缺點的限制。 美國IR公司生產(chǎn)的IR2110驅(qū)動器。它兼有光耦隔離（體積小）和電磁隔離（速度快）的優(yōu)點，是中小功率變換裝置中驅(qū)動器件的首選品種。 IR2110內(nèi)部結(jié)構(gòu)和特點IR2110采用HVIC和閂鎖抗干擾CMOS制造工藝，DIP14腳封裝。具有獨立的低端和高端輸入通道；懸浮電源采用自舉電路，其高端工作電壓可達500V，dv/dt=177。50V/ns，15V下靜態(tài)功耗僅116mW；輸出的電源端（腳3,即功率器件的柵極驅(qū)動電壓）電壓范圍10～20V；邏輯電源電壓范圍（腳9）5～15V，可方便地與TTL，CMOS電平相匹配，而且邏輯電源地和功率地之間允許有177。5V的偏移量；工作頻率高，可達500kHz；開通、關(guān)斷延遲小，分別為120ns和94ns；圖騰柱輸出峰值電流為2A。 。由三個部分組成：邏輯輸入，電平平移及輸出保護。如上所述IR2110的特點，可以為裝置的設計帶來許多方便。尤其是高端懸浮自舉電源的成功設計，可以大大減少驅(qū) IR2110的內(nèi)部功能框圖動電源的數(shù)目，三相橋式變換器，僅用一組電源即可