【文章內(nèi)容簡(jiǎn)介】 升沿出現(xiàn)時(shí)，EN=0，此時(shí)FPGA的計(jì)數(shù)器已經(jīng)停止工作了，它們都在等待單片機(jī)將數(shù)據(jù)取走。單片機(jī)通過(guò)改變R和CH的值來(lái)接收兩個(gè)計(jì)數(shù)器的數(shù)據(jù)，方法如下：R=0時(shí)：CH=00，通過(guò)a=P0接收低8位。CH=01，通過(guò)b=P0接收8~15位。CH=10，通過(guò)c=P0接收15~23位。CH=11，通過(guò)d=P0接收24~31位。Counter0=(d24)+(c16)+(b8)+a,還原為原來(lái)的32位數(shù)。圖24 單片機(jī)程序流程圖R=1時(shí)：CH=00，通過(guò)a=P0接收低8位。CH=01，通過(guò)b=P0接收8~15位。CH=10，通過(guò)c=P0接收15~23位。CH=11，通過(guò)d=P0接收24~31位。Counter1=(d24)+(c16)+(b8)+a,還原為原來(lái)的32位數(shù)。得出Counter0和Counter1后，用等精度算法就能求出待測(cè)信號(hào)的頻率了。然后由單片機(jī)通過(guò)編寫串口程序?qū)⑵浒l(fā)送到Labview是顯示。 Labview工作流程圖25為L(zhǎng)abview的軟件流程圖。Labview的優(yōu)點(diǎn)不是不用寫復(fù)雜繁多的代碼，能夠?yàn)橛脩籼峁┖?jiǎn)明、直觀、易用的圖形編程方式，能夠?qū)┈崗?fù)雜的語(yǔ)言編程簡(jiǎn)化成為以菜單提示方式選擇功能，并且用線條將各種功能連接起來(lái)，十分省時(shí)簡(jiǎn)便。當(dāng)在前面板中設(shè)置好鑒頻門寬后，按上系統(tǒng)總按鈕，整個(gè)鑒頻系統(tǒng)就能開始工作了。圖25 Labview的工作流程圖 本章小結(jié)本章給出了整個(gè)系統(tǒng)設(shè)計(jì)的體流程，并清晰地分析了系統(tǒng)是如何工作的，同時(shí)也對(duì)等精度作出了誤差分析，為整個(gè)系統(tǒng)設(shè)計(jì)提供了理論依據(jù)。第3章 以單片機(jī)為核心的控制器系統(tǒng)中的子模塊 可調(diào)閾值模塊 DAC0832與LM324DAC0832芯片是具有兩個(gè)輸入數(shù)據(jù)寄存器的8位DAC，可以直接與單片機(jī)連接，其主要有如下特性：（1）分辨率高8位；（2）電流輸出，建立時(shí)間為1us；（3）可雙緩沖輸入，單緩沖輸入和數(shù)字直接輸入；（4）單一電源+5～+15V；（5）低功耗，25mW。31為其引腳分布圖。圖31 DAC0832引腳圖 圖32 LM324引腳圖DAC0832與微處理器完全兼容，這個(gè)DA芯片以其價(jià)格低廉、接口簡(jiǎn)單、轉(zhuǎn)換容易控制等優(yōu)點(diǎn)，在單片機(jī)應(yīng)用系統(tǒng)中得廣泛的應(yīng)用。D/A轉(zhuǎn)換器由8位輸入鎖存器、8位DAC寄存器、8位D/A轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 DAC082的引腳功能如下： （1）D0～D7：8位數(shù)據(jù)輸入線，TTL電平，有效時(shí)間應(yīng)大于90ns（否則鎖存器的數(shù)據(jù)會(huì)出錯(cuò)）。（2）ILE：數(shù)據(jù)鎖存允許控制信號(hào)輸入線，高電平有效。（3）CS：片選擇信號(hào)輸入線（選通數(shù)據(jù)鎖存器），低有效。（4）WR1：數(shù)據(jù)鎖存器寫選通輸入線，負(fù)脈沖（脈寬應(yīng)大于500ns）有效。由ILE、CS、WR1的邏輯組合產(chǎn)生LE1，當(dāng)LE1為高電平時(shí)，數(shù)據(jù)鎖存器狀態(tài)隨輸入數(shù)據(jù)線變換，LE1的負(fù)跳變時(shí)將輸入數(shù)據(jù)鎖存。（5）XFER：數(shù)據(jù)傳輸控制信號(hào)輸入線，低電平有效，負(fù)脈沖（脈寬應(yīng)大于500ns）有效。（6）WR2：DAC寄存器選通輸入線，負(fù)脈沖（脈寬應(yīng)大于500ns）有效。由WRXFER的邏輯組合產(chǎn)生LE2，當(dāng)LE2為高電平時(shí)，DAC寄存器的輸出隨寄存器的輸入而變化，LE2的負(fù)跳變時(shí)將數(shù)據(jù)鎖存器的內(nèi)容打入DAC寄存器并開始D/A轉(zhuǎn)換。（7）IOUT1：電流輸出端1，其值隨DAC寄存器的內(nèi)容線性變化； （8）IOUT2：電流輸出端2，其值與IOUT1值之和為一常數(shù)； （9）Rfb：反饋信號(hào)輸入線，改變Rfb端外接電阻值可調(diào)整轉(zhuǎn)換滿量程精度； （10）Vcc：電源輸入端，Vcc的范圍為+5V～+15V； （11）VREF：基準(zhǔn)電壓輸入線，VREF的范圍為10V～+10V； （12）AGND：模擬信號(hào)地 DGND：數(shù)字信號(hào)地LM324（如圖22b）是四運(yùn)算放大器。放大器一般都有三大特點(diǎn)：（1）開環(huán)放大倍數(shù)非常高，一般為幾千，甚至可高達(dá)10萬(wàn)。在正常情況下，運(yùn)算放大器所需要的輸入電壓非常小。 （2）輸入阻抗非常大。運(yùn)算放大器工作時(shí)，輸入端相當(dāng)于一個(gè)很小的電壓加在一個(gè)很大的輸入阻抗上，所需要的輸入電流也極小。 （3）輸出阻抗很小，所以，它的驅(qū)動(dòng)能力非常大。LM324內(nèi)部包括有兩個(gè)獨(dú)立的、高增益、內(nèi)部頻率補(bǔ)償?shù)倪\(yùn)算放大器，適合于電源電壓范圍很寬的單電源使用, 也適用于雙電源工作模式，在推薦的工作條件下，電源電流與電源電壓無(wú)關(guān)。它的使用范圍包括傳感放大器、：（1）內(nèi)部頻率補(bǔ)償。（2）直流電壓增益高(約100dB)。（3）單位增益頻帶寬(約1MHz)、（4）電源電壓范圍寬：?jiǎn)坞娫?3—32V)； 雙電源(177?！?77。16V)。（5）低功耗電流，適合于電池供電。（6）低輸入偏流。（7）低輸入失調(diào)電壓和失調(diào)電流。（8）共模輸入電壓范圍寬，包括接地。（9）差模輸入電壓范圍寬，等于電源電壓范圍。（10）輸出電壓擺幅大()。設(shè)計(jì)DAC0832與51單片機(jī)的接口電路時(shí)，常用單緩沖方式與雙緩沖方式的單極性輸出。 ，由于DAC0832是8位（28=256）的D/A轉(zhuǎn)換器，由基爾霍夫定律列出的方程組可解得DAC0832的輸出電壓v0與輸入數(shù)字量B的關(guān)系為：顯然，DAC0832輸出的模擬電壓v0與輸入的數(shù)字量B以及基準(zhǔn)電壓Vref成正比，且B為0時(shí)v0也為0，輸入數(shù)字量為255時(shí)，v0為最大值的絕對(duì)值輸出，且不會(huì)大于Vref。[8]圖33 單極性模擬電壓輸出電路 電壓按鍵加減圖34 按鍵電路圖電壓加減按鍵分別接外部中斷0和外部中斷1，單片機(jī)內(nèi)部編寫防抖程序。單片機(jī)程序里已經(jīng)設(shè)置好了防抖，使每按一次鍵的時(shí)候數(shù)據(jù)既不會(huì)變得太大，也不會(huì)變得太小。 信號(hào)整形模塊 TSG17信號(hào)發(fā)生器TSG—17(如圖35)型高頻訊號(hào)發(fā)生器能滿足業(yè)余、實(shí)驗(yàn)室、生產(chǎn)線等多方面的頻率要求，可調(diào)的內(nèi)部調(diào)制頻率，可使生產(chǎn)線品質(zhì)檢查員準(zhǔn)確而容易聽出所選頻段。特性陳述:頻率范圍:A段：100 KHz——300 KHzB段：300 KHz——1000 KHzC段：1 MHz—— MHzD段：3 MHz——35 MHz F段：332 MHz——150 MHz （三次諧波可達(dá)到450 MHz）頻率準(zhǔn)確度:177。5%輸出電平:無(wú)載時(shí)約100 毫伏輸出電平范圍:0—100 mV可調(diào) 調(diào)制:內(nèi)部：調(diào)幅約0—30%可調(diào). 頻率范圍：150 Hz—外部：50 Hz—20KHz 低頻輸出:150 Hz—— KHz； 圖35 TSG—17信號(hào)發(fā)生器約3 V、1000Ω阻抗 TSG—17信號(hào)發(fā)生器 用于產(chǎn)生行測(cè)的正弦信號(hào)，本設(shè)計(jì)要求的是100MHz以內(nèi)的鑒頻，但理論上是可以測(cè)到275MHz的。TSG—17信號(hào)發(fā)生器輸出的信號(hào)電壓幅值在0～5v之間，無(wú)需放大，也無(wú)需濾波，只需通過(guò)DAC閾值調(diào)節(jié)模塊適當(dāng)調(diào)節(jié)MAX961的閾值即可。值得注意的是，示波器用于獲取信號(hào)的探頭線和接信號(hào)源信號(hào)源的輸出線應(yīng)選些質(zhì)量好的，否則信號(hào)會(huì)出現(xiàn)很大的衰減，導(dǎo)致示波器無(wú)法檢測(cè)到信號(hào)，就更不用談對(duì)信號(hào)進(jìn)行整形了。圖36為信號(hào)發(fā)生器的信號(hào)波形。圖36 信號(hào)源正弦波波形 一般當(dāng)我們接收到一個(gè)信號(hào)的時(shí)候，它并不都是可以被我們直接觀察和分析的，而是只有通過(guò)一定的電路將其處理，使之成為可讓我們易于觀察和分析的、穩(wěn)定的信號(hào)。當(dāng)我們收到一個(gè)正弦信號(hào)時(shí)，要對(duì)其進(jìn)行整形，簡(jiǎn)單的說(shuō)，就是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，這樣才易于我們進(jìn)行研究。一般的基本放大電路將電路中的各種影響纖毫的因素進(jìn)行了理想化的考濾，但是實(shí)際的應(yīng)用中，電路外接的電阻、電容及電源等器件的電壓也會(huì)隨著環(huán)境的變化而變化，而且連接的導(dǎo)線存在電阻、引線存在分布電容和分布電感、印刷電路板的絕緣介質(zhì)存在漏電等，這些因素都會(huì)對(duì)信號(hào)的處理造成影響，特別是對(duì)高頻信號(hào)的處理。整形電路還應(yīng)該包括濾波電路，濾波電路是一種對(duì)信號(hào)的頻率具有選擇性的電路，也是一種使有用信號(hào)通過(guò)、同時(shí)抵制無(wú)用信號(hào)成份的電路，在實(shí)際的電子系統(tǒng)中，外來(lái)的干擾信號(hào)多種多樣，應(yīng)該設(shè)法將其濾出或衰減到足夠小的程度，而在有些場(chǎng)合，有用的信號(hào)與其他信號(hào)混在一起，我們必須設(shè)法將有用信號(hào)分離出來(lái)，所以需要采用濾波電路來(lái)對(duì)信號(hào)進(jìn)行濾波。濾波在通信、電子工作、工業(yè)控制和信號(hào)處理等領(lǐng)域得到了廣泛的應(yīng)用。由R、L、C等原件組成的濾波電路叫做無(wú)源濾波器，而由集成運(yùn)放和R、C組成的，通常不用電感，由于集成運(yùn)放的開環(huán)增益和輸入阻抗都很高，輸出阻抗很小，因此有源濾波電路的工作頻率不能太高。理想的濾波器在通帶內(nèi)應(yīng)該具有零衰減的幅頻響應(yīng)和線性的相位響應(yīng)，而阻帶應(yīng)該具有無(wú)限大的幅度衰減，按照通常阻帶的的位置分布，濾波器常分為低通、高通、帶通、帶阻和全通濾波器，各種濾波器的實(shí)際頻率響應(yīng)特性與理想的頻率響應(yīng)特性之間有一定的差別，濾波的實(shí)際任務(wù)就是去除信號(hào)中的無(wú)用成份，力求向著理想特性曲線逼近。最簡(jiǎn)單的信號(hào)整形電路就是一個(gè)單門限電壓比較器，當(dāng)輸入信號(hào)每通過(guò)一次零時(shí)觸發(fā)器的輸出就產(chǎn)生一次跳變。當(dāng)輸入正弦波時(shí)，每過(guò)一次零，比較器的輸出端電壓就會(huì)產(chǎn)生一次跳變，輸出的電壓幅度受供電電源限制，因此輸出電壓的波形是具有正負(fù)極性的方波。這樣就完成了信號(hào)的整形工作。但是這樣的整形電路抗干擾能力差，由于干擾信號(hào)的存在，將導(dǎo)致信號(hào)在過(guò)零點(diǎn)時(shí)會(huì)產(chǎn)生多次觸發(fā)的現(xiàn)象，從而影響本設(shè)計(jì)系統(tǒng)中的FPGA的計(jì)數(shù)，從而使誤差變得很大[9]。本設(shè)計(jì)采用的是MAX961高速比較器作為整形電路的核心，再配上必要的外圍電路整形效果還是挺好的。圖37 MAX961引腳圖如圖37，MAX961是一種低功耗的含有內(nèi)部滯回作用的高速電壓比較器，最佳工作電壓為3～5V，,只要設(shè)置合適的閾值，它可以對(duì)mv級(jí)的模擬信號(hào)進(jìn)行整形。當(dāng)SHDN為高電平時(shí)，MAX961關(guān)閉，此時(shí)SHDN和輸出端為高阻態(tài)。當(dāng)SHDN為低電平時(shí)，芯片正常工作，其它狀態(tài)都為高阻態(tài)。 LE有很高的輸入阻抗，當(dāng)LE為低時(shí)，芯片沒(méi)有鎖存功能當(dāng)LE為高電平是，MAX961的輸出狀態(tài)將被鎖存起來(lái)。IN+是閾值電壓的接入端，IN是信號(hào)的接入端，7口為整形信號(hào)輸出端，6為同相輸出端，7為反相輸出端。其主要應(yīng)用于：?jiǎn)?V/5V系統(tǒng)、便攜式/電池供電系統(tǒng)、閾值檢測(cè)器/鑒別器、GPS接收機(jī)、線接收器、過(guò)零檢測(cè)器、高速采樣電路等。MAX961是高速器件，當(dāng)處理高頻信號(hào)時(shí)，它對(duì)周圍環(huán)境的要求比較高，為此需做PCB板，使外圍電路的連線盡可能短。如圖38為MAX961的外圍連線和其PCB布局圖，39為PCB成品圖，310為實(shí)物接線圖。圖38 MAX961外圍連線和其PCB布局圖圖38中C1用于濾波，C2和C3用于去耦合。閾值電壓為Vcc的1/10，當(dāng)目標(biāo)信號(hào)電壓較小時(shí)，模塊顯然不能滿足要求，使閾值電壓可調(diào)需接入DAC0832閾值調(diào)節(jié)模塊（DA模塊的輸出接MAX961的反相輸入端），根據(jù)實(shí)際情況在PCB板上作相應(yīng)的修改。圖39 PCB成品圖腐蝕電路板的前，要檢查碳粉是否完好地附在銅板上，如果有漏的或碳粉較薄的地方，應(yīng)用碳筆在上面涂好，以免腐蝕的時(shí)候損壞電路中的連線。腐蝕的過(guò)程中還應(yīng)該時(shí)刻觀察銅板的腐蝕情況，以免腐蝕過(guò)度。圖310實(shí)物接線圖為了保證模塊良好的工作效果，外接線的導(dǎo)線性能須很好，探頭和線的也必須接觸良好。 計(jì)數(shù)模塊 Quartus ii 介紹Quartus ii 是Altera的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。Quartus II提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括： (1)可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件； (2)芯片（電路）平面布局連線編輯； (3)LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無(wú)影響的后續(xù)模塊； (4)功能強(qiáng)大的邏輯綜合工具 ；(5)完備的功能仿真與時(shí)序邏輯仿真工具； (6)定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析； (7)可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析； (8)支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來(lái)生成編程文件； (9)使用組合編譯方式可一次完成整體設(shè)計(jì)流程； (10)自動(dòng)定位編譯錯(cuò)誤； (11)高效的期間編程與驗(yàn)證工具； (12)可讀入標(biāo)準(zhǔn)EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件； (13)能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎 VHDL語(yǔ)言介紹