【文章內(nèi)容簡介】 IC。天津科技大學 2022 屆本科生畢業(yè)論文9 dati : in STD_lOGIC_VECTOR (7 downto 0)。 wr，rd ，cs : out STD_lOGIC。 reset : in STD_lOGIC。 scan : out STD_lOGIC_VECTOR (2 downto 0)。 dato : out STD_lOGIC_VECTOR (7 downto 0))。end volmeter。ARCHITECTURE 結(jié)構(gòu)體名 OF 實體名 IS [說明語句]BEGIN [功能描述語句]END ARCHITECTURE 結(jié)構(gòu)體名。 PORT ( 端口名 : 端口模式 數(shù)據(jù)類型 。 { 端口名 : 端口模式 數(shù)據(jù)類型} ) 。 以本設(shè)計中的程序為例如port ( clk : in STD_lOGIC。 int : in STD_lOGIC。 dati : in STD_lOGIC_VECTOR (7 downto 0)。 wr，rd ，cs : out STD_lOGIC。 reset : in STD_lOGIC。 scan : out STD_lOGIC_VECTOR (2 downto 0)。 dato : out STD_lOGIC_VECTOR (7 downto 0))。type state is (s0，s1，s2 ，s3)。signal sta，led_sta :state。賦值目標 ?= 表達式 如 scan=111例化名 ：元件名 PORT MAP( 端口名 = 連接端口名，...) ；如 u0: lpm_rom0 port map ( address=address_l，clock=qclk，q=data_l(15 downto 8))天津科技大學 2022 屆本科生畢業(yè)論文10COMPONENT 元件名 ISPORT (端口名表)；END COMPONENT 元件名；如 ponent lpm_rom0 port ( address :in std_logic_vector(5 downto 0)。 clock :in std_logic。 q :out std_logic_vector(7 downto 0))。end ponent。 進程語句結(jié)構(gòu)[進程標號: ] PROCESS [ ( 敏感信號參數(shù)表 ) ] [IS][進程說明部分] BEGIN 順序描述語句 END PROCESS [進程標號]。如 process(clk，clkcount) begin if clk39。event and clk=39。139。 then clkcount=clkcount+1。 end if。 qclk=clkcount(3)。end process。進程說明部分可以包含數(shù)據(jù)類型、常數(shù)、變量、屬性、子程序 [15]。在一個結(jié)構(gòu)體中可以包含任意個進程語句結(jié)構(gòu)，所有的進程語句都是并行語句，而由任一進程 PROCESS 引導(dǎo)的語句(包含在其中的語句)結(jié)構(gòu)屬于順序語句。 進程的特點PROCESS 為一無限循環(huán)語句 ；PROCESS 中的順序語句具有明顯的順序/并行運行雙重性 ；進程必須由敏感信號的變化來啟動 ；進程語句本身是并行語句；信號是多個進程間的通信線 ；一個進程中只允許描述對應(yīng)于一個時鐘信號的同步時序邏輯； 語句天津科技大學 2022 屆本科生畢業(yè)論文11CASE 表達式 ISWHEN 選擇值或標識符 = 順序語句。 ... 。 順序語句 ；WHEN 選擇值或標識符 = 順序語句。 ... 。 順序語句 ；...WHEN OTHERS = 順序語句。END CASE ； 原則 : 完全性:表達式所有可能的值都必須說明，可以用 others 唯一性:相同表達式的值只能說明一次如 case led_sta iswhen s0=scan=001。hexd=39。039。amp。voltage(3 downto 0)。led_sta=s1。when s1=scan=010。hexd=39。039。amp。voltage(7 downto 4)。led_sta=s2。when s2=scan=100。hexd=39。039。amp。voltage(11 downto 8)。led_sta=s0。when others=scan=000。hexd=00000。led_sta=s0。end case。 語句有四種形式1) IF 條件句 THEN 順序語句 END IF 。2) IF 條件句 THEN 順序語句 ELSE 順序語句 END IF 。 3) IF 條件句 THEN 順序語句ELSIF 條件句 THEN 順序語句ELSE 順序語句END IF 4) IF 條件句 THEN IF 條件句 THEN 順序語句 END IF 天津科技大學 2022 屆本科生畢業(yè)論文12END IF 如 if clk39。event and clk=39。139。 then clkcount=clkcount+1。 end if。 表 22 信號與變量賦值語句功能的比較表 信號 SIGNAL 變量 VARIABLE基本用法 用做電路內(nèi)的信號連線 用作進程中局部數(shù)據(jù)存儲單元適用范圍 適用于整個結(jié)構(gòu)體內(nèi)的任何地方 只能在所定義的進程中使用行為特性 在進程的最后才對信號賦值 立即賦值定義信號 SIGNAL 信號名： 數(shù)據(jù)類型 := 初始值 ； 如 signal data: std_logic_vector(7 downto 0)。天津科技大學 2022 屆本科生畢業(yè)論文133 系統(tǒng)的硬件組成 EDA 技術(shù)概述電子設(shè)計自動化(Electronic Design Automation)也稱之為 EDA。因為它是一門才逐漸發(fā)展起來的新型技術(shù)，涉及方面非常廣泛，內(nèi)容十分豐富，理解也有所不同，所以如今還沒有一個準確的定義。但是從 EDA 技術(shù)的幾個重要方向的內(nèi)容來看，可以這樣理解：EDA 技術(shù)的設(shè)計載體是大規(guī)?？删幊踢壿嬈骷?，系統(tǒng)邏輯描述的主要表達方式是硬件描述語言，設(shè)計工具是計算機大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)，通過相關(guān)的開發(fā)軟件，自動完成采用軟件的方式設(shè)計電子系統(tǒng)到硬件系統(tǒng)的一門新技術(shù)。同時能實現(xiàn)邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化，邏輯布局布線、邏輯仿真等功能。完成對于一些特定目標芯片的適配編譯、邏輯映射、編程下載等操作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?[5]。EDA 技術(shù)是以計算機、集成電路、電子系統(tǒng)的設(shè)計為基礎(chǔ)逐漸發(fā)展起來的，到現(xiàn)在已有 30 多年的歷史。大概可以分為三個發(fā)展階段。1970 年的 CAD(計算機輔助設(shè)計)階段：這一階段的主要特征是利用計算機輔助來進行電路原理圖的編輯，用 PCB 來布銅布線，這樣就可以使設(shè)計師從傳統(tǒng)的高度重復(fù)繁雜的繪圖勞動中解脫出來。1980 年的 QAE(計算機輔助工程設(shè)計 )階段：這一階段的主要特點是核心為邏輯摸擬、定時分析、故障仿真、自動布局布線，著重解決電路設(shè)計的功能檢測等主要問題，使設(shè)計能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。1990 年是 EDA(電子設(shè)計自動化 )階段：這一階段的主要特點是高級描述語言，系統(tǒng)級仿真和綜合技術(shù)，采用“自頂向下” 的設(shè)計理念，將設(shè)計前期的許多高層次設(shè)計由 EDA 工具來完成。 EDA 即為電子技術(shù)設(shè)計自動化，是一種可以幫助人們進行設(shè)計電子電路或是系統(tǒng)的軟件工具。在電子產(chǎn)品的各個設(shè)計階段該工具可以發(fā)揮非常重要的作用，使設(shè)計更復(fù)雜的電路和系統(tǒng)有了希望。在原理圖設(shè)計階段，可以使用 EDA中的仿真工具來驗證設(shè)計的正確性；在芯片設(shè)計階段，可以使用 EDA 中的芯片設(shè)計工具設(shè)計制作芯片的版圖；在電路板設(shè)計階段，可以使用 EDA 中電路板設(shè)計工具設(shè)計多層電路板。尤其是支持硬件描述語言的 EDA 工具的出現(xiàn)，使得復(fù)雜數(shù)字系統(tǒng)設(shè)計自動化也有可能實現(xiàn)，只要數(shù)字系統(tǒng)的行為用用硬件語言描述正確，就能對該數(shù)字系統(tǒng)的芯片進行設(shè)計與制造。21 世紀將會是 EDA 技術(shù)的高速度的發(fā)展時期，EDA 技術(shù)也將對 21 世紀產(chǎn)生重大的影響 [6]。硬件描述語言 : 硬件描述語言(HDL)是一種用于進行電子系統(tǒng)硬件設(shè)計的計算機高級語言，電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式是通過軟件設(shè)計的方法來描述的。 常用硬件描述語言有 HDL、verilog 和 VHDL 語言。天津科技大學 2022 屆本科生畢業(yè)論文14如今 EDA 技術(shù)的發(fā)展十分迅猛， 應(yīng)用相當廣泛， EDA 的應(yīng)用涵蓋機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個領(lǐng)域。當下， EDA 技術(shù)廣泛使用在產(chǎn)品設(shè)計與制造、教學和科研部門，且發(fā)揮著非常大的作用。在產(chǎn)品設(shè)計與制造方面， EDA 技術(shù)可實現(xiàn)前期的計算機仿真、系統(tǒng)級模擬及測試環(huán)境的仿真、PCB 的制作、電路板的焊接、ASIC 的設(shè)計等。在教學方面， 高校電子類專業(yè)的實踐教學中， 幾乎所有理工科(尤其是電子信息)類的高等院校都開設(shè)了 EDA 相關(guān)的 課程。其目的主要是為了可以讓學生充分了解EDA 的基礎(chǔ)概念和基本原理， 掌握描述系統(tǒng)邏輯的方法，進行電子電路課程時可以使用凹 ID/ 5PGA 器件進行模擬仿真實驗， 并在作畢業(yè)設(shè)計時進行簡單易操作的電子系統(tǒng)的設(shè)計， 既使實驗設(shè)備或設(shè)計出的電子系統(tǒng)具有可靠性高、比較經(jīng)濟、速度快， 實現(xiàn)比較容易，便利的修改條件，同時又可大大地增強學生的實踐動手能力，發(fā)掘?qū)W生的創(chuàng)新能力和提高學生的計算機應(yīng)用能力，為以后的工作打下基礎(chǔ)。全國每兩年舉辦一次大學生電子設(shè)計競賽活動是最具有代表性的。在科研和新產(chǎn)品開發(fā)方面，小批量產(chǎn)品的芯片或大批量產(chǎn)品的芯片前期開發(fā)可以采用 5PGA 。在傳統(tǒng)機電產(chǎn)品的升級換代和技術(shù)改造， 5PGA 的應(yīng)用能使傳統(tǒng)產(chǎn)品的性能提高，體積縮小，技術(shù)含量和產(chǎn)品的附加值提高。5PGA進行電路設(shè)計與仿真的工具為電路仿真工具(EWB 或 PSPICE、VLOL 等)。 利用虛擬儀器進行產(chǎn)品調(diào)試。 將 O)LI)/ FPGA 器件的開發(fā)應(yīng)用到儀器設(shè)備中。例如在CDMA 無線通信系統(tǒng)中， 所有移動手機和無線基站都工作在相同的頻譜，為區(qū)別不同的呼叫， 每個手機有一個唯一的碼序列， CDMA 基站必須能判別這些不同觀點的碼序列才能分辨出不同的傳呼進程。這一判別是通過匹配濾波器的輸出顯示在輸人數(shù)據(jù)流中探調(diào)到特定的碼序列。FPGA 能提供良好的濾波器設(shè)計， 而且能完成 DSP 高級數(shù)據(jù)處理功能， 因而 FPGA 在現(xiàn)代通信領(lǐng)域方面獲得廣泛應(yīng)用。在產(chǎn)品設(shè)計與制造方面， 從高性能的微處理器、數(shù)字信號處理器，一直到彩電、音響和電子玩具電路等， EDA 技術(shù)不單是應(yīng)用于前期的計算機模擬仿真、產(chǎn)品調(diào)試， 而且也在電子設(shè)備的研制與生產(chǎn)、電路板的焊接等方面有著重要的作用?？梢哉f電子 EDA 技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。EDA 技術(shù)在進入 21 世紀后，由于更大規(guī)模的 FPGA 器件的不斷推出，在仿真和設(shè)計兩方面支持標準硬件描述語言的功能強大的 EDA 軟件不斷更新、增加，使電子 EDA 技術(shù)得到了更大的發(fā)展。電子技術(shù)全方位納入 EDA 領(lǐng)域，EDA 使得電子領(lǐng)域各學科的界限更加模糊，更加互為包容，突出表現(xiàn)在以下幾個方面：使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能；基于 EDA 工具的 ASIC 設(shè)計標準單元已涵蓋大規(guī)模電子系統(tǒng)及 IP 核模塊；軟硬件 IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到進一步確認；天津科技大學 2022 屆本科生畢業(yè)論文15soc 高效低成本設(shè)計技術(shù)的成熟。隨著半導(dǎo)體技術(shù)、集成技術(shù)和計算機技術(shù)的迅猛發(fā)展，電子系統(tǒng)的設(shè)計方法和設(shè)計手段都發(fā)生了很大的變化?？梢哉f電子EDA 技術(shù)是電子設(shè)計領(lǐng)域的一場革命。傳統(tǒng)的“固定功能集成塊十連線”的設(shè)計方法正逐步地退出歷史舞臺，而基于芯片的設(shè)計方法正成為現(xiàn)代電子系統(tǒng)設(shè)計的主流。作為高等院校有關(guān)專業(yè)的學生和廣大的電子工程師了解和掌握這一先進技術(shù)是勢在必行，這不僅是提高設(shè)計效率的需要，更是時代發(fā)展的需求，只有掌握了 EDA 技術(shù)才有能力參與世界電子工業(yè)市場的競爭，才能生存與發(fā)展。隨著科技的進步，電子產(chǎn)品的更新日新月異，EDA 技術(shù)作為電子產(chǎn)品開發(fā)研制的源動力，已成為現(xiàn)代電子設(shè)計的核心。 現(xiàn)場可編程門陣列 FPGA隨著科學技術(shù)的飛速發(fā)展，系統(tǒng)逐漸向著高速度、低功耗、低電壓和網(wǎng)絡(luò)化、移動化的方向發(fā)展，人們對電路的要求越來越高，傳統(tǒng)單一功能的電路已經(jīng)很難滿足發(fā)展的需求，而可編程邏輯器件(CPLD/FPGA)可以方便的通過對邏輯結(jié)構(gòu)的修改和配置，完成對系統(tǒng)和設(shè)備的升級。Xilinx 公司是全世界最大的可編程邏輯器件