基于pci總線的can卡的設(shè)計(jì)與實(shí)現(xiàn)(編輯修改稿)
2025-07-15 15:54 本頁面
【文章內(nèi)容簡介】 數(shù)據(jù)轉(zhuǎn)換模式 PCI9052支持PCI到Local Bus的內(nèi)存映射和I/O映射的突發(fā)讀寫。（2）ISA接口邏輯 PCI9052支持通過8/16位內(nèi)存映射或I/O映射從PCI到ISA總線的單周期讀、寫訪問。方便從ISA向PCI卡的轉(zhuǎn)換。（3）中斷產(chǎn)生器 由Local Bus的兩個中斷信號可以產(chǎn)生一個PCI中斷信號：INTA。（4）局部總線 PCI9052提供的局部總線不但可編程，而且與PCI總線的時鐘相互獨(dú)立運(yùn)行，可實(shí)現(xiàn)異步操作，總線操作自動實(shí)現(xiàn)時序同步。兩部分的異步運(yùn)行方便了高、低速設(shè)備的兼容。局部的運(yùn)行時鐘頻率范圍0～40MHz、TTL電平，可由PCI提供或由用戶自行提供；PCI的運(yùn)行時鐘頻率范圍0～33MHz。（5）串行EEPROM 用于存入PCI BUS和Local Bus的部分配置信息。（6）4個局部設(shè)備片選 基址和地址范圍可以由串行EEPROM或主控設(shè)備進(jìn)行設(shè)置。（7）5個局部地址空間 基址和地址范圍及其映射可以由串行EEPROM或主控設(shè)備進(jìn)行設(shè)置。（8）Big/Little Endian模式的字節(jié)交換 適合不同計(jì)算機(jī)體系。（9）局部總線等待狀態(tài) 降了等待信號LRDYi用于握手之外，PCI9052還有一個內(nèi)部等待產(chǎn)生器（包括地址到數(shù)據(jù)周期、數(shù)據(jù)到數(shù)據(jù)周期和數(shù)據(jù)到地址周期的等待）。（10）延遲讀模式 。（11）FIFO PCI9052包括一個64Byte的寫FIFO和一個32Byte的讀FIFO，從而支持預(yù)取模式、即突發(fā)操作。（12）PCI鎖定機(jī)制 主控設(shè)備可以通過鎖定信號占有對PCI9052的唯一訪問權(quán)。由于CAN總線的迅猛發(fā)展，許多芯片廠商開發(fā)了很多系列的CAN通信控制器芯片。如表2所示。表2 主要CAN總線芯片制造商芯片型號芯片功能及特點(diǎn)Intel825278XC196CA/CBCAN通信控制器，擴(kuò)展的8XC196+CAN通信控制器，PhilipsSJA100082C250P51XAC3CAN通信控制器，高性能CAN總線收發(fā)器16位微控制器+CAN通信控制器，Motorola68HC05X4系列68HC05微處理器+CAN
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1