【文章內(nèi)容簡介】 （ 5）編程思想及程序框圖 先從輸入端（第 1級(jí)）開始，逐級(jí)進(jìn)行，共進(jìn)行 M 級(jí)運(yùn)算。在進(jìn)行第 L級(jí)運(yùn)算時(shí)，依次求出 B=2 1?L 個(gè)不同的旋轉(zhuǎn)因子，每求出一個(gè)旋轉(zhuǎn)因子，就計(jì)算完它對(duì)應(yīng)的所有 2 LM?個(gè)蝶形。這樣，我們可用三重循環(huán)程序?qū)崿F(xiàn) DITFFT 運(yùn)算，程序框圖如上圖 所示， 順 序 倒 序 十進(jìn)制數(shù) 二進(jìn)制數(shù) 二進(jìn)制數(shù) 十進(jìn)制數(shù) 0 000 000 0 1 001 100 4 2 010 010 2 3 011 110 6 4 100 001 1 5 101 101 5 6 110 011 3 7 111 111 7 設(shè) x(n),M N=2M 倒序 L=1,M 21??LB J=0,B1 2 LMJp ??? k=J,N1,2L WWpNpNBkAkABkABkAkAT)()()()()(??????? TkA ?)( 輸出 圖 FFT 算法流程圖 開始 結(jié)束 XXX 大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 12 頁 共 31 頁 程序運(yùn)行后，數(shù)組 A中存放的是 x(n)的 N點(diǎn) DFT，即 X(k)=A(k)。 按頻率抽取（ DIF）的基 2FFT 算法 基 2 FFT 算法是把輸出序列 X（ k）按其標(biāo)號(hào) k的偶奇逐次分解為越來越短的序列，稱為按頻率抽取 (DIF)的 FFT 算法。 按頻率抽取法的運(yùn)算特點(diǎn)與按時(shí)間抽取法基本相同，他們是兩種等價(jià)的 FFT 運(yùn)算。按頻率抽取法與按時(shí)間抽取法的蝶形運(yùn)算單元結(jié)構(gòu)有所不同，其差別是所乘旋轉(zhuǎn)因子WPN 的位置不同， DIFFFT算法的蝶形運(yùn)算時(shí)先加（減）后乘，而 DITFFT 算法的蝶形運(yùn)算是先乘后加（減）。 3 芯片性能及特點(diǎn)介紹 ATMEGA64 單片機(jī)的性能特點(diǎn) AVR 內(nèi)核具有豐富的指令集和 32 個(gè)通用工作寄存器。所有的寄存器都直接與算邏單元 (ALU)相連接，使得一條指令可以在一個(gè)時(shí)鐘周期內(nèi)同時(shí)訪問兩個(gè)獨(dú)立的寄存器。這種結(jié)構(gòu)大大提高了代碼效率，并且具有比普通的 CISC 微控制器最高至 10 倍的數(shù)據(jù)吞吐率。 ATmega64 有如下特點(diǎn) :64K 字節(jié)的系統(tǒng)內(nèi)可編程 Flash(具有同時(shí)讀寫的能力，即RWW)， 2K 字節(jié) EEPROM， 4K 字節(jié) SRAM， 53 個(gè)通用 I/O 口線， 32 個(gè)通用工作寄存器，實(shí)時(shí)計(jì)數(shù)器 (RTC)，四個(gè)具有比較模式與 PWM 的靈活的定時(shí)器 /計(jì)數(shù)器 (T/C),兩個(gè) USART，面向字節(jié)的兩線串行接口， 8路 10位具有可選差分輸入級(jí)可編程增益的 ADC 。 引腳說明 VCC :數(shù)字電路的電源 GND :地 端口 A(PA7..PA0) :端口 A 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起振 ，端口 A處于高阻狀態(tài)。端口 A也可以用做其他不同的特殊功能。 端口 B(PB7..PB0 :端口 B 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸 出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起振，端口 B處于高阻狀態(tài)。端口 B也可以用做其他不同的特殊功能。 端口 C(PC7..PC0) :端口 C 為 8 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性 ，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起振，端口 C處于高阻狀態(tài)。端口 C也可以用做其他不同的特殊功能。 端口 D(PD7..PD0) :端口 D為 8位雙向 I/O口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起 XXX 大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 13 頁 共 31 頁 振，端口 D處于高阻狀態(tài)。端口 D也可以用做其他不同的特殊功能。 端口 E(PE7..PE0) :端口 E為 8位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起振，端口 E處于高阻狀態(tài)。端口 E 也可以用做其他不同的特殊功能。 端口 F(PF7..PF0) :端口 F作為 A/D 轉(zhuǎn)換器的模擬輸入端。當(dāng)不使用 A/D 轉(zhuǎn)換器時(shí)，端口 F 為 8位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作 為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程中，即使系統(tǒng)時(shí)鐘還未起振，端 F處于高阻狀態(tài)。如果 JTAG 接口使能，即使復(fù)位出現(xiàn)引腳 PC7(TDI)、 PC5(TMS)與 PC4(TCK) 的上拉電阻被激活。除去移出數(shù)據(jù)的 TAP 態(tài)外， TD0 引腳為高阻態(tài)。端口 F 也是 JTAG 接口。端口 G(PG4..PG0)端口 G 為 5 位雙向 I/O 口，具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，端口被外部電路拉低時(shí)將輸出電流。在復(fù)位過程 中，即使系統(tǒng)時(shí)鐘還未起振，端口 G 處于高阻狀態(tài)。端口 G也可以用做其他不同的特殊功能。在 ATmega103 兼容模式下，這些引腳僅作為外部存儲(chǔ)器的選通信號(hào)及 32 kHz 振蕩器的輸入，復(fù)位后，即使時(shí)鐘還未起振，異步狀態(tài)下，引腳初始值為 PG0= PG1= PG2=0。 PG3 與 PG4 為振蕩器引腳。 RESET :復(fù)位輸入引腳。持續(xù)時(shí)間超過最小門限時(shí)間的低電平將引起系統(tǒng) 復(fù)位。持續(xù)時(shí)間小于門限間 的脈沖不能保證可靠復(fù)位。 XTAL1 :反向振蕩放大器與片內(nèi)時(shí)鐘操作電路的輸入端。 XTAL2 :反向振蕩放大器的輸出端。 AVCC :AVCC 是端口 F 與 A/D 轉(zhuǎn)換器的電源。不使用 ADC 時(shí)，該引腳應(yīng)直 接與 VCC 連接。使用 ADC時(shí)應(yīng)通過一個(gè)低通濾波器與 VCC 連接。 AREF :A/D 的模擬基準(zhǔn)輸入引腳。 PEN :SPI 串行編程模式的編程使能引腳。在上電復(fù)位時(shí)保持該引腳為 低，芯片進(jìn)入 SPI 串行編程模式，在正常工作時(shí)， PEN 無效。 總的來說， ATMEGA64 單片機(jī)還具有以下特點(diǎn)： （ 1） 異步模式下，只有一個(gè) USART。波特率寄存器中只有低 8 位有效。 （ 2） 一個(gè)有兩個(gè)比較寄存器的 16 位 T/C 代替兩個(gè)有三個(gè)比較寄存器的 T/C。 （ 3） 不支持兩線串行接口。 （ 4） 端口 G 只有第二功能 ( 非通用 I/O 端口 )。 （ 5） 端口 F 作為 ADC 的模擬與數(shù)字輸入端。 （ 6） 不支持 Boot 下載功能。 （ 7） 內(nèi)部標(biāo)定 RC 振蕩器頻率不可調(diào)。 （ 8） 外部存儲(chǔ)器接口不能釋放地址引腳，也不能對(duì)不同的外部擦除地址段分配不同的等待狀態(tài)。 （ 9） MCUCSR 寄存器中只有 EXTRF 與 PORF。 XXX 大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 14 頁 共 31 頁 （ 10） 看門狗超時(shí)改變不需時(shí)序， USART 沒有 FIFO ，因此數(shù)據(jù)溢出更快。 （ 11） 八個(gè)外部中斷源中只能使用低優(yōu)先級(jí)的四個(gè)中斷。 （ 12） 端口 C 只作為輸出，對(duì)未用的 I/O 位必須置 0。 液晶 TG12864 介紹 (1)液晶顯示屏（ TG12864）具有輕薄短小，平面顯示以及影像穩(wěn)定不閃爍等優(yōu)勢(shì)，能顯示漢字及各種符號(hào)，可以繪制曲線和簡單的圖像，分辨率高，抗干擾能力強(qiáng)和顯示形式靈活等優(yōu)點(diǎn)。 （ 2）引腳說明 表 TG12864 引腳 圖 ATMEGA64 引腳圖 XXX 大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 15 頁 共 31 頁 4 系統(tǒng)硬件設(shè)計(jì) 硬件總體設(shè)計(jì) 本應(yīng)用系統(tǒng)的硬件電路由三部分組成 :一是 ATMEGA64最小系統(tǒng)；二是液晶顯示電路；三是電源電路及按鍵控制電路。 系統(tǒng)的擴(kuò)展和模塊設(shè)計(jì)應(yīng)遵循下列原則 : (1)盡可能選擇標(biāo)準(zhǔn)化、模塊化的典型電路，提高設(shè)計(jì)的成功率和結(jié)構(gòu)的靈活性。 (2)外圍電路配置的水平應(yīng)充分滿足應(yīng)用系統(tǒng)的功能要求。 (3)硬件結(jié)構(gòu)應(yīng)結(jié)合應(yīng)用軟件方案一并考慮。硬件結(jié)果與軟件方案會(huì)產(chǎn)生相互影響，管腳號(hào) 符號(hào) 電平 描述 1 GND 0V 地 2 VCC 電源電壓 3 V0 LCD 輸入電壓 4 D/I 高 /低 高：數(shù)據(jù)信號(hào) ；低：指令信號(hào) 5 R/W 高 /低 高：讀，低：寫 6 E 高 /低 高：數(shù)據(jù)輸出；低：數(shù)據(jù)鎖存 7 DB0 高 /低 數(shù)據(jù)位 0 8 DB1 高 /低 數(shù)據(jù)位 1 9 DB2 高 /低 數(shù)據(jù)位 2 10 DB3 高 /低 數(shù)據(jù)位 3 11 DB4 高 /低 數(shù)據(jù)位 4 12 DB5 高 /低 數(shù)據(jù)位 5 13 DB6 高 /低 數(shù)據(jù)位 6 14 DB7 高 /低 數(shù)據(jù)位 7 15 CS1 高 /低 片選信號(hào) （ SEG063） 16 CS2 高 /低 片選信號(hào)（ SEG64127） 17 RES 低 復(fù)位信號(hào) 18 VEE 10V 負(fù)電壓 19 A 背光正極 20 K 0V 背光負(fù)極 XXX 大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 16 頁 共 31 頁 考慮的原則是 :軟件能實(shí)現(xiàn) 的功能盡可能由軟件來實(shí)現(xiàn)，以簡化硬件結(jié)構(gòu)。但必須注意，由軟件實(shí)現(xiàn)的硬件功能，其響應(yīng)時(shí)間要比直接用硬件響應(yīng)來的長，而且占用 CPU 時(shí)間。所以，選擇軟件方案時(shí)，要考慮到這些因素。 (4)整個(gè)系統(tǒng)中相關(guān)的器件要盡可能做到性能匹配。 (5)可靠性及抗干擾性設(shè)計(jì)是硬件系統(tǒng)設(shè)計(jì)不可缺少的部分，它包括芯片、器件選擇等。 (6)單片機(jī)外接電路較多時(shí)，必須考慮其驅(qū)動(dòng)能力。驅(qū)動(dòng)能力不足時(shí)，系統(tǒng)工作不可靠，解決的辦法是增加驅(qū)動(dòng)能力，增設(shè)線驅(qū)動(dòng)器或減少芯片功耗，降低總線負(fù)載。 ATMEGA64 單片機(jī)最小系統(tǒng)硬件設(shè)計(jì) P E N1P E 0 R X D 0/ ( P D I )2P E 1 ( T X D 0/ P D O )3P E 2 ( X C K 0/ A I N 0)4P E 3 ( O C 3A / A I N 1)5P E 4 ( O C 3B / I N T 4)6P E 5 ( O C 3C / I N T 5)7P E 6 ( T 3/ I N T 6)8P E 7 ( I C 3/ I N T 7)9P B 0 ( S S )10P B 1 ( S C K )11P B 2 ( M O S I