【文章內(nèi)容簡介】 = 2 clocks 11 = 4 clocksTcah [5:4] 在nGCSn有效時地址保持時間00 = 0 clock 01 = 1clock 10 = 2 clocks 11 = 4 clocksTpac [3:2] 頁模式存取周期00 = 2 clocks 01 = 3 clocks10 = 4 clocks 11 = 6 clocksPMC [1:0] 頁模式配置00 = normal (1 data) 01 = 4 consecutive accesses10 = 8 consecutive accesses 11 = 16 consecutive accesses對于FP DRAM和EDO DRAM類型Trcd [5:4] RAS 到 CAS 延時y00 = 1 clock 01 = 2 clocks10 = 3 clocks 11 = 4 clocksTcas [3] CAS 脈沖寬度0 = 1 clock 1 = 2 clocksTcp [2] CAS 預(yù)充電周期0 = 1 clock 1 = 2 clocksCAN [1:0] 列地址數(shù)目00 = 8bit 01 = 9bit10 = 10bit 11 = 11bit對于SDRAM類型Trcd [3:2] RAS 到 CAS 延時00 = 2 clocks 01 = 3 clocks 10 = 4 clocksSCAN [1:0] 列地址數(shù)目00 = 8bit 01 = 9bit 10= 10bitBANK7 BANK6 支持的存儲器類型組合 SROM DRAM SDRAM SROMSROM SDRAMDRAM SROM 不支持的組合SDRAM DRAMDRAM SDRAM3REFRESH 0x01C80024 R/W DRAM/SDRAM刷新控制寄存器 初始值0xac0000位名稱 BIT 功能REFEN [23] DRAM/SDRAM刷新允許0 = Disable 1 = Enable (self or CBR/auto refresh)TREFMD [22] DRAM/SDRAM刷新模式0 = CBR/Auto Refresh 1 = Self Refresh在selfrefresh 時, DRAM/SDRAM 控制信號被適當電平驅(qū)動Trp [21:20] DRAM/SDRAM RAS 預(yù)充電時間DRAM :00 = clocks 01 = clocks 10 = clocks 11 = clocksSDRAM :00 = 2 clocks 01 = 3 clocks 10 = 4 clocks 11 = Not supportTrc [19:18] SDRAM RAS 和CAS 最小時間00 = 4 clocks 01 = 5 clocks 10 = 6 clocks 11 = 7 clocksTchr [17:16] DRAM的CAS保持時間00 = 1 clock 01 = 2 clocks 10 = 3 clocks 11 = 4 clocksReserved [15:11] Not useRefresh Counter [10:0] DRAM/SDRAM刷新計數(shù)值刷新周期計算公式:Refresh period = (2^ 11 refresh_count+1)/MCLK us和 MCLK 是 60 MHz,refresh count如下計算refresh count = 2 ^11 + 1 = 11134BANKSIZE 0x01C80028 R/W 段尺寸寄存器 初始值為 0x0位名稱 BIT 功能SCLKEN [4] 設(shè)置為1，則SCLK僅在SDRAM存取周期產(chǎn)生，這個特征將使功耗減少，推薦設(shè)置為 1。0 = normal SCLK =1 Reserved [3] 保留為0BK76MAP [ 2:0] BANK6/7存儲器映射000 = 32M/32M 100 = 2M/2M 101 = 4M/4M110 = 8M/8M 111 = 16M/16M4 SDRAM模式設(shè)置寄存器MRSRB6 0x01C8002C R/W bank6模式設(shè)置寄存器 初始值 xxxMRSRB7 0x01C80030 R/W bank7模式設(shè)置寄存器 初始值 xxx位名稱 BIT 功能WBL [9] 寫突發(fā)脈沖長度0是推薦值TM [8:7] 測試模式00: 測試模式01, 10, 11: 保留CL [6:4] CAS 突發(fā)響應(yīng)時間000 = 1 clock, 010 = 2 clocks, 011=3 clocks其它 = 保留BT [3] 突發(fā)類型0: 連續(xù) (推薦)1: N/ABL [2:0] 突發(fā)長度000: 1其它: N/A注：1 當程序在SDRAM運行時該寄存器不必重新配置。2 所有的存儲控制寄存器必須使用STMIA指令設(shè)置3 在停止和SL_IDLE DRAM/SDRAM必須進入自刷新模式5 時鐘和電源管理模式S3C44B0X的電源管理有5種模式：1 Normal mode,在正常模式CPU和所有的外設(shè)都正常工作，這時功耗最大，但用戶能使用S/W指令停止每個外設(shè)的時鐘供應(yīng)。2 Slow modeSlow mode為非PLL模式，PLL不工作，使用外部時鐘作為主時鐘。在該模式，電源消耗依賴于外部時鐘的頻率。3 Idle mode Idle mode停止CPU CORE的時鐘供應(yīng)，僅對所有外設(shè)提供時鐘，因此可以減少電源消耗。一個對CPU的中斷請求能使S3C44B0X從該模式喚醒。4 Stop mode Stop mode 凍結(jié)所有的時鐘供應(yīng)，PLL也停止。這時的電源消耗最少，電流消耗僅是S3C44B0X的漏電流，少于10UA。外部中斷能使CPU從該模式喚醒。5 SL Idle mode SL Idle mode 除了LCD控制器凍結(jié)所有的時鐘。S3C44B0X的時鐘源可以用外部晶體來產(chǎn)生，也可以直接輸入外部時鐘，這有OM[3:2]的狀態(tài)決定. M[3:2]的狀態(tài)在nRESET的上升沿由OM3 和 OM2腳的電平?jīng)Q定.M[3:2]=00 Crystal clock M[3:2]=01 Ext. Clock 其它 測試模式注:在復(fù)位后PLL啟動,但在用S/W指令設(shè)置PLLCON為有效的值之前,PLL OUTPUT (FOUT)不能使用,這時FOUT直接輸出Crystal clock或外部時鐘.如果S3C44B0X的PLL的時鐘源使用晶體,這時EXTCLK能作為Timer 5的時鐘源TCLK.1 PLL控制寄存器 PLLCON 0x01D80000 R/W PLL控制寄存器 復(fù)位值 0x38080 該寄存器設(shè)置PLL參數(shù). PLL輸出頻率計算公式如下: Fpllo = (m * Fin) / (p * 2s)m = (MDIV + 8), p = (PDIV + 2), s = SDIV Fpllo必須大于20MHZ 和少于66MHZ. Fpllo * 2 s 必須少于170MHZ Fin / pT推薦為1MHZ 或大于 但小于2MHZ. 位名稱 BIT 描述 默認值MDIV [19:12] MDIV值 0x38PDIV [9:4] PDIV值 0x08SDIV [1:0] SDIV值 0x0 2 時鐘控制寄存器CLKCON 0x01D80004 R/W 時鐘控制寄存器 初始值 0x7ff8 位名稱 BIT 描述IIS [14] 控制 IIS block的鐘控 0 = Disable, 1 = EnableIIC [13] 控制 IIC block的鐘控0 = Disable, 1 = EnableADC [12] 控制 ADC block的鐘控0 = Disable, 1 = EnableRTC [11] 控制 RTC block的鐘控,即使該位為0,. RTC定時器仍工作0 = Disable, 1 = EnableGPIO [10] 控制 GPIO block的鐘控,設(shè)置為1,允許使用EINT[4:7]的中斷.0 = Disable, 1 = EnableUART1 [9] 控制 UART1 block的鐘控0 = Disable, 1 = EnableUART0 [8] 控制 UART0 block的鐘控0 = Disable, 1 = EnableBDMA0,1 [7] 控制 BDMA block的鐘控,如果BDMA關(guān)斷,在外設(shè)總線上的外設(shè)不能存取0 = Disable, 1 = EnableLCDC [6] 控制 LCDC block的鐘控0 = Disable, 1 = EnableSIO [5] 控制 SIO block的鐘控0 = Disable, 1 = EnableZDMA0,1 [4] 控制 ZDMA block的鐘控0 = Disable, 1 = EnablePWMTIMER [3] 控制 PWMTIMER block的鐘控0 = Disable, 1 = EnableIDLE [2] 進入 IDLE 0 = Disable, 1 =進入 IDLE mode SL_IDLE [1] 進入SL_IDLE mode option. 該位不能自動清除. 為了進入SL_IDLE mode, CLKCON 寄存器必須等于 0x46.0 = Disable, 1 = SL_IDLE mode.STOP [0] 進入 STOP mode. 該位不能自動清除.0 = Disable 1 =進入STOP mode3 慢時鐘控制寄存器CLKSLOW 0x01D80008 R/W 慢時鐘控制寄存器 初始值 0x9位名稱 BIT 描述PLL_OFF [5] 0 : PLL 打開,. PLL 僅能在SLOW_BIT=1時打開,在PLL穩(wěn)定后(150US),SLOW_BIT位可以清除 1 : PLL 關(guān)掉, PLL 僅能在SLOW_BIT=1時關(guān)掉SLOW_BIT [4]0 : Fout = Fpllo (PLL output)1: Fout = Fin / (2 x SLOW_VAL), (SLOW_VAL 0) Fout = Fin, (SLOW_VAL =0)SLOW_VAL [3:0] 這四位是在SLOW_BIT 位打開時slow clock的分頻值 4 鎖定時間計數(shù)值寄存器LOCKTIME 0x01D8000C R/W 鎖定時間計數(shù)值寄存器 初始值 0xfff6 CPU WRAPPER amp。 BUS PRIORITIES CPU WRAPPER 包括一個8KBYTEcache, write buffer,和CPU 核. 8KBYTEcache可以以三種方式使用：1. 全部8K作為指令/數(shù)據(jù)cache，2. 4K做為內(nèi)部SRAM,另外4K做為cache 3 全部8K作為內(nèi)部存儲器使用.Cache使用 最近最少使用算法來提高命中率,使用writethrough策落保持數(shù)據(jù)一直性.內(nèi)部SRAM主要用來減少中斷線程執(zhí)行時間. cache set 和LRU的存儲映射地址 cache 和LRU 存儲映射地址 尺寸 cache set 0 0x10000000 0x100007ff 2KBcache set 1 0x10000800 0x10000fff 2KBcache set 2 0x10001000 0x100017ff 2KBcache set 3 0x10001800 0x10001fff 2KBcache tag 0 0x10002000 0x100027f0 512bytes cache tag 1 0x10002800 0x10002ff0 512bytescache tag 2 0x10003000 0x100037f0 512bytescache tag 3