程控交換(北郵)08年第3章(416)(編輯修改稿)
2025-07-09 18:59 本頁面
【文章內(nèi)容簡介】 交換網(wǎng)絡(luò)有數(shù)字接線器組成 ,接線器有兩種 : – 時間 (T: Time)接線器 : 負責時隙交換 – 空間 (S: Space)接線器 :負責母線 (Highway)交換 167。 數(shù)字交換網(wǎng)絡(luò)的基本結(jié)構(gòu)和工作原理 時間接線器 （ T接線器： Time Switch） ? 組成 : 話音存儲器 (SM: Speech Memory) 控制存儲器 (CM: Control Memory) ? 功能 : 完成時隙交換 ? 工作方式 : – 讀出控制 (輸出控制 ) – 寫入控制 (輸入控制 ) 時間（ T）接線器 ★ 功能是完成一條 PCM復(fù)用線上各時隙間信息的交換，主要由話音存儲器和控制存儲器組成 ? 話音存儲器 (SM)是用來暫時存儲話音脈碼信息的 ， 又稱 “ 緩沖存儲器 ” 。 ? 控制存儲器 （ CM）是用來存儲話音信息的地址 。 控制存儲器 “控制寫入、順序讀出 ” :由 CPU控制寫入，在定時脈沖控制下按順序讀出。 ☆ “ 控制寫入 ” ：由 CPU控制進行的。 CPU根據(jù)這一要求，通過軟件在控制存儲器的 450號單元寫入 “ 50”。 ☆ 讀出由定時脈沖控制 ； 按照時隙號讀出相對應(yīng)單元內(nèi)容。(如 0時隙，讀出 0單元內(nèi)容； 1時隙讀出 1單元內(nèi)容 ) 話音存儲器 “順序?qū)懭?，控制讀出 ” (由定時脈沖順序?qū)懭?，在控制存儲器的控制下讀出 ) ☆ :由定時脈沖控制，按順序?qū)⒉煌瑫r隙的話音信號寫入相應(yīng)的單元中去。寫入的單元號和時隙號一一對應(yīng)。 ☆ 讀出時根據(jù)控制存儲器的控制信息（讀出數(shù)據(jù)）而進行。 第 3章 數(shù)字交換機的話路部分 輸出控制方式工作原理： CPU在控制存儲器中的 450號單元已寫入了內(nèi)容 “ 50”。在定時脈沖控制下，在 TS450這一時間，從控制存儲器的地址 450中讀出內(nèi)容為“ 50”，把它作為話音存儲器讀出地址，讀出話音存儲器的 50號單元 (原來在 50號時隙寫入的話音信號內(nèi)容 )。即實現(xiàn)了話音信號從 TS50交換到TS450，實現(xiàn)了時隙交換。 輸入控制方式工作原理： CPU在控制存儲器的50號單元寫入內(nèi)容 “ 450” ? 控制存儲器按順序讀出，在 TS50時讀出內(nèi)容 “ 450”，作為話音存儲器寫入地址，將輸入端 TS50中的話音內(nèi)容寫入到 450號單元中去。話音存儲器按順序讀出，在 TS450讀出 450號單元內(nèi)容，這也就是 TS50的輸入內(nèi)容，完成了時隙交換。 PCM端機和 T接線器的連接 （ 1） 單端 PCM30/32和 T接線器的連接 碼型的變換和逆變換包括以下幾種： 1）單極性 ←→ 雙極性碼型交換； 2） HDB3 ←→ 二進制碼型交換； 3）隔位反轉(zhuǎn) ←→ 逆反轉(zhuǎn) / 同步的目的是解決幀同步和頻率同步，實際上還應(yīng)有線路信號提取 /插入電路，在圖中沒有表示。 匯總電路是將話音信息、同步信息和標志信息匯總在一起，然后通過碼型變換電路送至輸出端。 在圖 3． 19中的 T接線器除包括上述的話音存儲器和控制存儲器之外，還應(yīng)有串 → 并、并 → 串電路 （ 2）多端 PCM和 T接線器的連接 實際上，一個 T接線器要進行交換的往往不是一端 PCM（即 30個話路），而是多端（如 60路， 120路或更多）。這就要接多端 PCM端機。 在這種情況下，除了圖 3． 19所表示的這些電路之外，在串 → 并、并 → 串電路中還要加上各端 PCM復(fù)用線（又叫母線）之間的組合，使得將輸入若干條母線的 32路 PCM串行信號變換成輸出更多路（一條母線）的 PCM并行信號。圖 3． 20為有 8條母線的串 → 并、并 → 串變換電路的示意圖，其各點波形如圖 3． 21所示。 話音存儲器的交換也包括了 TS0和 TS16，但是已不是同步信號和線路信號了。 圖 3． 20中輸入信號的速率為 2Mbit/s，經(jīng)過串 → 并變換以后在話音存儲器進行變換的速率也是 2Mbit/s，但是信號的排列卻完全不同了。 第 3章 數(shù)字交換機的話路部分 S接線器的組成和工作原理 (a) 輸入控制方式； (b) 輸出控制方式 空間（ S）接線器 ★ 完成不同 PCM復(fù)用線上同一時隙間的信碼交換。 S接線器結(jié)構(gòu) : 交叉點由電子接點矩陣組成，共有 N個入端和 N個出端，形成 N N矩陣，由 N個控制存儲器控制。 矩陣的每條 HW上有 N個時隙（圖中只畫了 TS1～ TS3）接線器的接點控制過程如下： 1） CPU根據(jù)路由選擇結(jié)果在控制存儲器上寫入如圖所示內(nèi)容； 2）控制存儲器按順序讀出，在TS1讀出各個控制存儲器的 1號單元內(nèi)容，即： 0號控制存儲器的 1號單元內(nèi)容為“ 1”，表示 0號入端和 1號出端接通（在 TS1時刻）； 1號控制存儲器的 14號單元內(nèi)容為 “ 0”，表示 1號入端和 0號出端接通（在 TS14時刻） ； ………………………… “輸出控制 ” 每一個控制存儲器控制同號輸出端的所有交叉點 “ 輸入控制 ” 每一個控制存儲器控制同號輸入端的所有交叉點 ☆ 控制存儲器的工作方式和以前的一樣 “ 控制寫入，順序讀出 ” ☆ 在控制存儲器控制下，上述接點在 TS1的時間接通了，因而 TS1中話音信號 A從 0號入線通過交叉點送至 1號出線，實現(xiàn)了母線交換 ☆ 在 TS14時控制存儲器將接點接通，因而 TS14中話音信號 B從 1號入線通過交叉點送至 0號出線，實現(xiàn)了母線交換 可以看出： S接線器的每一個交叉點只接通一個時隙時間，下一個時隙要由其他交叉點接通。因此說 “ 空間接線器是時分工作的 ” 。 167。 串 → 并、并 → 串變換電路的組成和工作原理 時鐘和定時脈沖 設(shè)串 → 并變換電路的輸入端接的是 8條母線（ HW），所需的定時脈沖和位脈沖如圖 3． 23所示。 從圖中可見， CP的脈沖和間隔寬度各為 244ns，和 32路 PCM每時隙的一位脈沖寬度相同（ 488ns）。這樣定時脈沖 的不同組合就各占 488ns。而位脈沖 的脈沖寬度為 488ns，然后間隔 7個脈沖寬度，因此它標志了每一時隙中的某一位。 70?A 70?TD 串 → 并變換電路 串 → 并變換電路的變換波形如圖 3． 21所示，其電路的功能框圖示于圖 3． 24。 圖中移位寄存器是 8位串入并出移位寄存器，它在 CP控制下將每個時隙中的 8位串行碼變成 8位并行碼。因此移位寄存器的輸出端有 D0～ D7，共 8條線。但
教學教案相關(guān)推薦
鄂ICP備17016276號-1