vhdl數(shù)字電路設(shè)計(jì)教程第5章習(xí)題參考答案(編輯修改稿)
2025-07-04 13:37 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 =‘0’amp。amp。b。 cin0amp。lt。=amp。quot。00000000amp。quot。amp。amp。cin。 samp。lt。=a0+b0+cin0。sumamp。lt。=s(7 downto 0)。coutamp。lt。=s(8)。end。library ieee。use 。use 。use 。use 。entity add_sub isport(a,b:in unsigned(7 downto 0)。sel:in bit_vector(1 downto 0)。sum:out std_logic_vector(8 downto 0))。 end。architecture bhv of add_sub issignal temp1,temp2:unsigned (8 downto 0)。 signal temp3,temp4:signed(8 downto 0)。 signal an,as,sn,ss:std_logic_vector(8 downto 0)。signal a0,b0:signed (7 downto 0)。signal cin0:std_logic_vector(7 downto 0)。begina0amp。lt。=conv_signed(a,8)。b0amp。lt。=conv_signed(b,8)。temp1amp。lt。=conv_unsigned((a+b),9)。temp2amp。lt。=conv_unsigned((ab),9)。temp3amp。lt。=conv_signed((a0+b0),9)。temp4amp。lt。=conv_signed((a0b0),9)。sumamp。lt。=conv_std_logic_vector(temp1,9)when sel=amp。quot。00amp。quot。 else conv_std_logic_vector(temp3,9)wh
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1