基于ewb的數(shù)字電路設計方案(編輯修改稿)
2025-05-30 22:33 本頁面
【文章內(nèi)容簡介】 當ENT=0時，不管ENP狀態(tài)如何，進位輸出RCO=0.④計數(shù)當CR=LD=ENP=ENT=1時，74160處于計數(shù)狀態(tài),電路從0000狀態(tài)開始，連續(xù)輸入10個計數(shù)脈沖后，電路將從1001狀態(tài)返回到0000狀態(tài)，RCO端從高電平跳變至低電平?？梢岳肦CO端輸出的高電平或下降沿作為進位輸出信號。 七進制接線用160和與非門組成7進制加法計數(shù)器異步清零端設計圖3374160從0000狀態(tài)開始計數(shù)，當輸入第7個CP脈沖（上升沿）時，輸出Q3Q2Q1Q0＝0110，此時反饋給CR端一個清零信號，立即使Q3Q2Q1Q0返回0000狀態(tài)，接著,CR端的清零信號也隨之消失，74160重新從0000狀態(tài)開始新的計數(shù)周期。 7490計數(shù)器應用經(jīng)過4 片7490 進行十進制級聯(lián)形成1000分頻功能,因為每片為1/ 10 分頻,4 片級聯(lián)正好獲得。74LS90是異步二—五—十進制加法計數(shù)器，它既可以作二進制加法計數(shù)器，又可以作五進制和十進制加法計數(shù)器。通過不同的連接方式，74LS90可以實現(xiàn)四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對計數(shù)器清零，借助S9(1)、S9(2)將計數(shù)器置9。其具體功能詳述如下：(1)計數(shù)脈沖從CP1輸入，QA作為輸出端，為二進制計數(shù)器。(2)計數(shù)脈沖從CP2輸入，QDQCQB作為輸出端，為異步五進制加法計數(shù)器。(3)若將CP2和QA相連，計數(shù)脈沖由CP1輸入，QD、QC、QB、QA作為輸出端，則構(gòu)成異步8421碼十進制加法計數(shù)器。(4)若將CP1與QD相連，計數(shù)脈沖由CP2輸入，QA、QD、QC、QB作為輸出端，則構(gòu)成異步5421碼十進制加法計數(shù)器。(5)清零、置9功能。a)異步清零當R0(1)、R0(2)均為“1”；S9(1)、S9(2)中有“0”時，實現(xiàn)異步清零功能，即QD QC QB QA＝0000。b)置9功能當S9(1)、S9(2)均為“1”；R0(1)、R0(2)中有“0”時，實現(xiàn)置9功能即QD QC QB QA＝1001。 圖34 74LS90引腳排列和芯片功能表下圖中為7490計數(shù)器的十進制接線圖：圖35 7490計數(shù)器的十進制接線圖 第四章 數(shù)字鐘基本原理及單元電路設計工作原理:數(shù)字電子鐘由振蕩器、分頻器、計數(shù)器、譯碼顯示、報時等電路組成。其中振蕩器和分頻器組成標準秒信號發(fā)生器,由不同進制的計數(shù)器、譯碼器和顯示器組成計時系統(tǒng)。秒信號送入計數(shù)器進行計數(shù),把累加的結(jié)果以‘時’、‘分’、‘秒’的數(shù)字顯示出來?！畷r’顯示由24 進制計數(shù)器、譯碼器、顯示器構(gòu)成,‘分’、‘秒’顯示分別由60進制計數(shù)器、譯碼器、顯示器構(gòu)成?？蛇M行整點報時,計時出現(xiàn)誤差時,可以用校時電路手動校時、校分和秒。振蕩器是計時器的核心,振蕩器的穩(wěn)定度和頻率的精準度決定了計時器的準確度。振蕩電路如圖
公司管理相關(guān)推薦
鄂ICP備17016276號-1