【文章內(nèi)容簡介】 現(xiàn)Cluster 中所有節(jié)點的集中管理、配置、激活/關閉等，并通過 OpenPBS 軟件對用戶提交的任務進行作業(yè)管理。SMP 計算服務器和 Cluster 管理節(jié)點通過 1000BaseT 千兆以太網(wǎng)連接到三部的骨干網(wǎng)中，各室工作組通過該網(wǎng)絡申請計算資源和提交任務。待三院三部存儲區(qū)域網(wǎng)絡（SAN）建成后，SMP 計算服務器和 Cluster I/O ***高性能計算系統(tǒng)方案建議書12節(jié)點可通過擴展的光纖通道卡連接到 SAN 中，滿足高性能計算環(huán)境對存儲性能和空間的巨大需求。 SMP 計算服務器方案 CPU 內(nèi)存配置數(shù)量計算根據(jù)以上分析，SMP 計算服務器主要用于結構類計算任務，包括結構的設計、分析和仿真等。SMP 服務器的選型應與用戶現(xiàn)場測試服務器具有相同的結構和相同的產(chǎn)品系列機型，即采用基于 Itanium2 芯片的 XXXXXX Integrity（安騰）服務器系列產(chǎn)品，并根據(jù)未來幾年內(nèi)三院三部的計算需求配置適當?shù)男吞柡?CPU 內(nèi)存數(shù)量。從測試結果上看，ANSYS 類應用對系統(tǒng)資源和開銷是最大的，而用戶使用ANSYS 來進行部件和系統(tǒng)設計也是最多的，因此按此類應用的峰值性能需求來計算出系統(tǒng)的配置，當然還應根據(jù)任務的并發(fā)情況來適當調(diào)整。根據(jù)用戶計算需求的預測，該 SMP 計算服務器應至少達到以下性能：1) 同時運行 56 個 ANSYS 系統(tǒng)級任務（每個 600 萬單元） ，計算時間不超過 12 小時（夜間運行） ；2) 部件級 ANSYS 任務（每個 200 萬單元）的計算時間在 12 小時內(nèi)（白天運行） ；用戶目前此類應用用戶有 5 人，按未來 10 人來規(guī)劃。白天考慮 45 個部件級的并發(fā)。計算依據(jù)上述要求和實測數(shù)據(jù)：? ANSYS 實際測試結果：1 個 7 萬單元任務，4 個 CPU，8GB RAM，運行時間：2 分 15 秒；? 本次選擇 的芯片，性能比測試機配置芯片性能高；? ANSYS 提供標準題的計算要求：600 萬單元的任務，要求 20GB 內(nèi)存； ***高性能計算系統(tǒng)方案建議書13系統(tǒng)級并發(fā)任務對 CPU 數(shù)目要求如下：6 任務*(600 萬/7 萬)*()*(2 分鐘/720 分鐘)*4CPU=結論：對于在 12 小時內(nèi)完成 6 個系統(tǒng)級任務，按每個任務分配 1 個 CPU，共需 6 個 CPU 即可實現(xiàn)。如果每個系統(tǒng)級任務分配 2 個 CPU，共占用 12顆 CPU，只需不到 6 個小時即可完成計算。部件級并發(fā)任務對 CPU 數(shù)目要求如下：5 任務*(200 萬/7 萬)*()*(2 分鐘/90 分鐘)*4CPU=11CPU按每個任務分配 23 個 CPU，共需 11 個 CPU。結論：對于在 小時內(nèi)完成 5 個系統(tǒng)級任務，共需 11 個 CPU 即可實現(xiàn)。整個系統(tǒng)配置 CPU 數(shù)目如下：按照白天在 個小時內(nèi)完成 5 個并發(fā)部件級任務和晚上并發(fā) 6 個系統(tǒng)級人物的最大要求，考慮其他應用如 Nastran、Marc、LSDyna 任務的并發(fā)計算要求，建議本次 SMP 系統(tǒng)的 CPU 配置總數(shù)為 12 個。系統(tǒng)對內(nèi)存的要求如下：我們以 ANSYS 應用對內(nèi)存的要求作為估算標準。1700 萬單元 ANSYS 標準題的內(nèi)存要求約為 60GB。對于本系統(tǒng)來說，系統(tǒng)最大負荷時的并發(fā)任務量總計最大為 6 x 600 萬單元，因此，我們建議本次 SMP 系統(tǒng)內(nèi)存配置為 128GB。 SMP 計算服務器型號及配置根據(jù)以上分析，我們配置 16CPU 和 128GB 內(nèi)存的 XXXXXX Integrity ***高性能計算系統(tǒng)方案建議書14rx8620 安騰服務器作為 SMP 計算服務器，并安裝在 2 米高機柜內(nèi)。XXXXXX Integrity rx8620 具有 、64GB/s 內(nèi)存帶寬和，非常適合做高性能計算服務器，并最多可支持 32 個CPU 及擴展至 256GB 內(nèi)存。XXXXXX Integrity rx8620 如下圖所示：除了滿足上述用戶的計算要求外，配置 16CPU 和 128GB 內(nèi)存的 rx8620 計算服務器還可勝任超過單任務 3000 萬以上單元的系統(tǒng)部件的計算，并在 412 小時內(nèi)得到計算結果。XXXXXX Integrity rx8620 計算服務器的配置如下：服務器型號 XXXXXX Integrity rx862032處理器 12*Itanium2 內(nèi)存 128GB HD SyncDRAM 內(nèi)存硬盤 4*146GB 硬盤網(wǎng)絡接口（內(nèi)置） 1*10/100/1000BaseT，接用戶網(wǎng)絡1*10/100/1000BaseT，接管理網(wǎng)絡擴展網(wǎng)卡 1*10/100/1000BaseT，接所骨干網(wǎng)DVDROM 1*DVD+RW ***高性能計算系統(tǒng)方案建議書15機柜 1*Rack System/E 41U，PDU電源風扇 N+1 熱拔插電源風扇軟件配置 XXXXXXUX 11i v2 TCOE 操作系統(tǒng)（無限用戶許可） XXXXXX WorkLoad Manager(WLM)動態(tài)資源管理器 XXXXXX MirrorDisk/UX 磁盤鏡像軟件 C/C++/Fortran 編譯器配置的 XXXXXX Integrity rx8620 還有 13 個可擴展的 PCIX 插槽，未來可配置 2 塊 Fiber Channel 2Gb 適配器分別連接至 SAN(存儲區(qū)域網(wǎng)絡)上，以獲得高性能的數(shù)據(jù)訪問及所需的及可擴展的存儲空間。XXXXXX Integrity rx8620 最多可擴展 32 個 PCIX 插槽，滿足 I/O 擴展的需要。 基于 EPIC 的安騰芯片技術針對高性能計算應用對高性能的需求，XXXXXX 在系統(tǒng)設計上允許通過使用不斷更新的 IPF 系列產(chǎn)品、采用先進的芯片組、使用更高性能的基礎節(jié)點、支持更多的節(jié)點和提供更高的帶寬等多種途徑擴展系統(tǒng)的規(guī)模，提供高性能和最大的性能擴展空間，滿足當前和為適應當前飛速發(fā)展的計算需要, 一個高性能計算的全新時代應運而生, 而 XXXXXX 正是以其基于第二代 Itanium2 處理器的安騰服務器執(zhí)業(yè)界之牛耳。未來各種高端應用的需要。具有革命意義的安騰處理器家族架構由 XXXXXX 與 Intel 共同研制開發(fā), 它基于全新的 EPIC 體系結構, 降低了平臺的成本, 提高了其性能和可擴展性. 基于 Itanium2 的 XXXXXX 系統(tǒng)的速度比上一代產(chǎn)品快兩倍, 輕松超越 IA32 和基于標準 RSIC 的系統(tǒng)的性能. 基于 Itanium2 的 XXXXXX 服務器能夠提供更強大的 ***高性能計算系統(tǒng)方案建議書16功能, 更多的應用, 附加的特性, 以及更廣泛的解決方案。IA－64 體系結構在吸收 RISC 體系結構經(jīng)驗教訓基礎上另辟蹊徑，一開始就走開放性的道路，充分利用現(xiàn)代芯片制造工藝發(fā)展成果、提供足夠的資源；同時，通過力爭成為新的高端工業(yè)標準、擴大批量來降低成本。它的基本設計思想是：提供一種新的機制、充分利用硬軟件協(xié)同能力來提高指令并行度：一方面大力開發(fā)先進的編譯程序，消除程序中的條件轉移指令、并基于猜測機制越過轉移和存儲指令界限調(diào)度指令的執(zhí)行次序，把程序員利用串行語義編寫的源程序轉換成由可并行執(zhí)行指令段序列組成的目標程序；另一方面使得處理器具有足夠資源和智能，來紀錄編譯程序所發(fā)現(xiàn)的程序中可并行執(zhí)行指令段之間的劃分信息，并保證在程序運行過程中發(fā)現(xiàn)猜測和調(diào)度有錯時仍然給出正確結果。對 IA－64 體系結構處理器來說，所執(zhí)行的目標程序中可并行執(zhí)行的指令段已經(jīng)由編譯程序顯性地標識出來了、指令間的數(shù)據(jù)相關性和過程相關性也已經(jīng)由編譯程序消除了，使得處理器只需使用相對簡單的邏輯來實現(xiàn)很高的指令級并行度（ILP） 。相反，傳統(tǒng)的 RISC 處理器沒有足夠的資源來紀錄編譯程序所產(chǎn)生許多有用的信息，也沒有充分利用現(xiàn)代編譯程序強大的對程序執(zhí)行過程的調(diào)度能力。雖然在 RISC 體系結構下，設計師們也使用編譯程序來優(yōu)化目標程序、為處理器提高 ILP 創(chuàng)造條件。但是，處理器所執(zhí)行的基本上是隱性并行和包含大量相關性的目標程序，發(fā)現(xiàn)并行、線路預測、動態(tài)調(diào)度等提高 ILP 的無序執(zhí)行技術、完全是由處理器硬件利用復雜的芯片邏輯來實現(xiàn)的。盡管兩種體系結構之間存在著許多差別，但是執(zhí)行顯性并行或者隱性并行目標程序是其中最主要的本質(zhì)差別。所以最初發(fā)明這種新體系結構的 XXXXXX 公司把它稱為顯性并行指令計算（EPIC）體系結構。 ***高性能計算系統(tǒng)方案建議書17IPF 編 譯 程 序觀 察 更 寬 的 范 圍 可 并 行 執(zhí) 行 記 錄機 器 Code編 譯 程 序 原 始 的 源 代 碼 編 譯硬 件 功 能 部 件........更 加 有 效 地 利 用 執(zhí) 行 資 源EPIC 體 系 結 構 設 計 思 想編 譯 程 序 通 過 發(fā) 現(xiàn) 并 行 、 重 新 調(diào) 度 把 原 始 源 代 碼 轉 換 成 一 個 由 機器 代 碼 組 成 的 可 執(zhí) 行 記 錄 ；可 執(zhí) 行 記 錄 中 的 指 令 字 包 含 編 譯 程 序 所 產(chǎn) 生 的 各 種 調(diào) 度 信 息 ， 允許 全 面 控 制 處 理 器 的 整 個 操 作 過 程 ；處 理 器 硬 件 以 豐 富 的 資 源 、 簡 捷 的 機 制 、 高 主 頻 、 低 延 遲 ， 反 演可 執(zhí) 行 記 錄 ， 最 終 實 現(xiàn) 高 并 行 度 、 高 性 能 ；為 利 用 先 進 編 譯 技 術 、 生 產(chǎn) 工 藝 、 設 計 思 想 ， 進 一 步 提 高 性 能 、留 有 充 分 的 余 地除了強有力的編譯程序外，IA－64 體系結構微處理器必須提供足夠的資源來實現(xiàn) EPIC 設計思想、提高并行度和實現(xiàn)高性能，包括：新穎的指令集：允許編譯程序產(chǎn)生由并行指令段組成的目標程序，并紀錄指令段間的劃分；大寄存器空間：為編譯程序通過寄存器換名等技術消除相關性、產(chǎn)生盡可能在寄存器中進行運算的優(yōu)質(zhì)目標程序提供充分的余地；具有足夠長度的指令：便于在指令中訪問大寄存器空間中多個寄存器和消除程序中轉移指令；足夠的指令發(fā)送端口和派送網(wǎng)絡：用于提高每個時鐘周期發(fā)送到指令數(shù)和提高發(fā)送到速度和效率；多種類型的新型寄存器：允許編譯程序越過條件轉移和存儲指令的界限調(diào)度目標程序中訪問內(nèi)存指令的位置、消除相關性，并彌補調(diào)整位置所產(chǎn)生的錯誤；更多的浮點執(zhí)行部件：有利于處理器實現(xiàn)高并行度的浮點計算； ***高性能計算系統(tǒng)方案建議書18更多的整數(shù)和多媒體運算執(zhí)行部件：有利于處理器實現(xiàn)高并行度的整數(shù)和多媒體信息處理；更多的芯片上高速緩存：有利于提高緩存命中率、降低內(nèi)存延遲； EPIC 體系結構處理器提供的寄存器資源IA－64 的 EPIC 體系結構是對傳統(tǒng) RISC 體系結構的重大革新，許多方面突破了 RISC 體系結構的局限、發(fā)展了 RISC 體系結構，為利用新制造工藝和技術、按照摩爾定律預示的速度提高處理器性能提供了可靠的保證。 Itanium174。2 處 理 器 特 別 適 合 于