微機原理與接口技術(shù)第8章(編輯修改稿)
2025-06-22 08:13 本頁面
【文章內(nèi)容簡介】 址為 0000H～ 0003H。試設(shè)計并畫出 8255A與CPU連接的系統(tǒng)電路圖。 并行接口 解： (1) 數(shù)據(jù)線連接設(shè)計。 8255A的數(shù)據(jù)線只有 8位， CPU數(shù)據(jù)總線為 16位，將 8255A的 8位數(shù)據(jù)線與 CPU的低 8位數(shù)據(jù)線相連接。 (2) 根據(jù) 8255A的端口地址確定系統(tǒng)的 IO端口地址分配空間。 由于只有一片 8255A芯片，該片占用 0000H～ 0003H (共 4個端口 )連續(xù)空間范圍， 8255A只需 2根地址線，與 CPU的低 2位地址 A1A0線相連，占用系統(tǒng)低 2位地址線。 (3) 片選信號設(shè)計。 因 8255A只需 2根地址線，與 CPU的低 2位地址 A1A0線相連， CPU剩余的高位地址線 A15～ A2，在 0000H～ 0003H地址范圍內(nèi)每位均為 0，8255A芯片應(yīng)該被選通而處于工作狀態(tài)，其余地址 8255A芯片應(yīng)處于非工作狀態(tài)。另外 CPU訪問 8255A時，即為訪問 IO端口，此時控制線輸出低電平， 8255A芯片也應(yīng)被選通而處于工作狀態(tài)；當 CPU訪問內(nèi)存時，輸出高電平，此時 8255A芯片應(yīng)處于非工作狀態(tài)。 RDWEIOM/、 并行接口 A15～ A與 8255A芯片的片選信號輸入的關(guān)系真值表如表 并行接口 設(shè)計片選信號電路 ≥ 1M / I O A1 5 A1 4 A3 A2C S圖 8 . 8 片 選 信 號 的 電 路 圖 設(shè) 計… … 圖 片選信號的電路圖設(shè)計 并行接口 (4) 讀 /寫控制信號設(shè)計。 CPU的讀控制引腳 (輸出信號 )與 8255A的讀控制信號引腳 (輸入信號 )連接。 CPU的寫控制引腳 (輸出信號 )與 8255A的寫控制信號引腳連接。 (5) RESET 信號設(shè)計。 將 CPU的復(fù)位信號 RESET與 8255A的 RESET相連接。 (6) 將數(shù)據(jù)線、地址線和控制線連接起來，畫出的系統(tǒng)連接圖如圖 。 對于多片 8255A與 CPU的連接，或其他接口芯片和存儲器芯片一起與 CPU的連接，均可參照存儲器芯片與 CPU的連接設(shè)計。需要注意的是，對于存儲器地址和 IO地址獨立編址的系統(tǒng)， CPU有一個指示是訪問存儲器或訪問 IO的控制信號 (如 )，用作對存儲器和 IO芯片的片選信號設(shè)計時，存儲器和 IO芯片使用該控制信號正好相反 (如 =1，存儲器片選有效；如 =0， IO芯片選有效 )。 并行接口 系統(tǒng)連接圖 C P UC S8 2 5 5 AD 7 ~ D 0A1D 7 ~ D 0M / I O≥ 1A1 5~ A2圖 8 . 9 8 2 5 5 A 與 C P U 連 接 的 電 路 連 接 圖8R E S E TR DW RR E S E T… R DW RA0A1A0WRRDWRRDCS CPU D7～ D0 D7～ D0 8255A 圖 8255A與 CPU的電路連接圖 并行接口 【 例 】 已在例 ，在 8255A的端口 A，連接 8個開關(guān) K7～ K0，在端口 B連接 8個發(fā)光二極管 LED7～ LED0。要求系統(tǒng)不斷通過端口 A輸入 K7～ K0的通斷狀態(tài)，并通過端口 B在發(fā)光二極管 LED7～ LED0進行顯示，如 K0向端口 A輸入高電平時，對應(yīng)的 LED0發(fā)光，否則 LED0熄滅。試畫出系統(tǒng)的電路連接圖，并編寫程序段。 解： 根據(jù)題意，將 8255A的端口 A作為輸入口，即將 8個開關(guān) K7～ K0分別與 8255A的 PA7～ PA0相連；端口 B作為輸出口，即將 8個發(fā)光二極管 LED7～ LED0分別與 8255A的 PB7～ PB0相連。端口 A， B采用同步 (無條件 )傳送方式，不使用任何控制信號，即端口 A為輸入，方式 0；即端口 B為輸出，也為方式0。設(shè)計出的電路圖 并行接口 C P UC S8 2 5 5 AD7~ D0A1D7~ D0M / I O≥ 1A1 5~ A2圖 8 . 9 8 2 5 5 A 輸 入 輸 出 開 關(guān) 狀 態(tài) 的 電 路 連 接 圖8R E S E TR DW RR E S E T… R DW RA0A1A0P A7… P A0P B7… P B0… … … … + 5 VK7K0L E D7L E D0RD WR 8255A D7～ D0 RD WR 圖 825 5A輸入輸出開關(guān)狀態(tài)的電路連接圖 并行接口 ? 端口 A、 B均為方式 0，端口 C未用，工作方式控制字為 1 001 0 00 0B=90H。編程實現(xiàn)如下： ? MOV AL， 90H ；設(shè)置端口 A、 B的工作方式 ? MOV DX, 0003H ? OUT DX, AL ? LOOP: MOV DX， 0000H ；從端口 A輸入開關(guān)狀態(tài) ? IN AL, DX ? MOV DX， 0001H ；向端口 B輸出開關(guān)狀態(tài) ? OUT DX, AL ? CALL DELY ； DELY為 5秒延時子程序 ,目的是每 5秒采樣并顯示一次 ? JMP LOOP ；循環(huán) 并行接口 【 例 】 CPU為 8088的微機系統(tǒng)通過 8255A的端 A口，方式 1，與一臺采用 Centronics標準引腳的微型打印機相連，采
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1