【文章內(nèi)容簡介】 A 0000 1111 運算結(jié)果： A=07H， CY=1（既 CP=1）， + 1111 1000 CS=1， OV=0（因為 CP=1， CS=1） Cy→ 1 0000 0111 AC=1， P=1 如何根據(jù) PSW來分析運算結(jié)果是否正確？是否有溢出？ 1，若數(shù)據(jù)為無符號數(shù)。既 15+248=263=107H 既 CY=1， A=07H。 2，若數(shù)據(jù)為有符號數(shù)。既 +15加 8=+7=07H， OV=0表明無溢出。 RS1 RS0 寄存器組 R0R7所對應(yīng)的 RAM單元地址 0 0 0 00H07H 0 1 1 08H0FH 1 0 2 10H17H 1 1 3 18H1FH 表 25 RS1,RS0與寄存器組的關(guān)系 （ 5） DPTR 數(shù)據(jù)指針 DPTR是一個 16位的特殊功能寄存器，編程時， DPTR既可以作為一個 16位的寄存器使用，也可以作為兩個獨立的 8位寄存器分開使用，此時用DPH表示 DPTR的高字節(jié)，用 DPL表示 DPTR的低字節(jié)。 一般編程時，常用 DPTR來存放外 RAM單元（或外部 I/O接口）的 16位地址，作間接寄存器使用，它可以指向外 RAM 64KB范圍內(nèi)的任一存儲單元。 （ 6）程序計數(shù)器 PC 程序計數(shù)器 PC是 16位專用寄存器，其內(nèi)容就是下一條要執(zhí)行的指令的首地址。 CPU總是把 PC的內(nèi)容送往地址總線，作為選擇存儲單元的地址，以便從指定的存儲單元中取出指令，譯碼和執(zhí)行。 程序存儲器用于存放程序代碼和表格常數(shù)。其所支持的最大程序存儲器空間為 64KB，地址指針就是 16位的程序計數(shù)器 PC。在程序存儲器中，有六個特殊的單元需要注意，編程者是不能隨便使用的 ： 0000H0002H單元： 上電時，程序計數(shù)器 PC所指向的單元 0003H000AH單元： 外部中斷 /INT0的入口地址； 000BH0012H單元 ： 定時器 T0的溢出中斷入口地址； 0013H001AH單元： 外部中斷 /INT1的入口地址； 001BH0022H單元： 定時器 T1的溢出中斷入口地址； 0023H002AH單元： 串行口接收、傳送的中斷入口地址。 中斷響應(yīng)后，按中斷種類由硬件控制 PC自動轉(zhuǎn)到各中斷區(qū)的首地址去執(zhí)行程序。但每個中斷入口地址區(qū)只有 8個單元，無法放置完整的中斷處理子程序，因此，程序員在編程時必須在中斷入口區(qū)放置一條無條件轉(zhuǎn)移指令，將程序引導到真正的中斷處理程序的實際入口位置。 片內(nèi)程序存儲器 并行 IO端口電路結(jié)構(gòu)及應(yīng)用特性 在 MCS51單片機的四個端口 P0,P1,P2,P3都是具有輸出鎖存功能的雙向端口 , 他們都由鎖存器、輸出驅(qū)動器和輸入緩沖器組成。這些鎖存器的位置都在 SFR中 ,其地址分別為 :80H、 90H、 A0H 、 ,在硬件設(shè)計上對每一個端口都有不同的要求 ,所以每一個端口又具有不同的特點 .其中，在需要擴展外部存儲器的系統(tǒng)中， P2口作為訪問外部存儲器的高 8位地址線， P0口分時作為低 8位地址線和雙向數(shù)據(jù)總線。此外， P3口具有雙功能。 P0口 特點 :―通用數(shù)據(jù) I/O端口 ”和“ 地址 、數(shù)據(jù)復用總線 ”端口 . 1，在作為通用數(shù)據(jù) I/O端口時 ,具有較強的驅(qū)動能力 (8個 TTL負載 ),與 MOS負載連接時 ,需要外接一個上拉電阻。 2，作為 “ 地址 、 數(shù)據(jù)復用總線 ”使用時 ,P0口首先輸出外部存儲器的低八位地址 ,然后再變?yōu)閿?shù)據(jù)總線進行數(shù)據(jù)的輸入或輸出 .此時， P0口不能再作為通用 I/O口。 D Q 鎖存器 CL /Q 引腳 Vcc 地址 /數(shù)據(jù) 1/0 控制 (=0時 ) 讀鎖存器 讀引腳 內(nèi)部總線 寫鎖存器 MUX (控制 =0時 ) 硬件組成： 1，一個 輸出鎖存器（ D型觸發(fā)器） ； 2，二個 三態(tài)門（控制讀引腳或讀鎖存器） ； 3，與門和 MUX等元件組成的 輸出控制電路； 4， 一對場效應(yīng)晶體管 FET構(gòu)成的輸出電路 . Vcc 圖 27 P0端口的結(jié)構(gòu)圖 1， P0口的 I/O操作（通用 I/O端口） 在 P0口作為通用 I/O端口時 ,控制電路中的“控制”為“ 0‖電平 ,多路開關(guān) MUX接入下方的鎖存器的 /Q端。 由于與門的一個輸入端為“ 0‖,所以它使上端的 FET截止 .這就是 P0口在做 I/O口時輸出為“漏極開路”的結(jié)構(gòu)原因 . 輸出操作 :在執(zhí)行以口為目標的指令時 ,數(shù)據(jù)送到鎖存器的“ D‖端 ,經(jīng)“ /Q‖端送場效管應(yīng)輸出極 .如 :送“ 1‖時 ,/Q=―0‖,使下端的 FET截止 .這樣出現(xiàn)輸出極的兩個 FET全部截止 .在這種情況下必須在端口線上外加上拉電阻 .這樣在上拉電阻的作用下 ,使端口為高電平 .同理 ,若總線向口送“ 0‖時 ,鎖存器的 /Q=1,使下端的 FET導通 (上面的 FET仍然截止 ),這樣端口呈現(xiàn)“ 0‖電平 . 輸入操作（讀引腳，讀鎖存，輸入前寫一） a,讀引腳 :讀外部送到端口引腳的電平 ,即 通常所說的輸入操作（如：MOV A,P0） .此時 ,單片機控制“讀引腳”的三態(tài)門 ,使引腳處的外部電平經(jīng)三態(tài)門送入內(nèi)部總線 . b,讀鎖存器 :將進行 讀鎖存器并進行處理，最后再寫回鎖存器的操作稱之為： “ 讀 —修改 —寫 ” 操作。 在這種情況下 , 讀入的數(shù)據(jù)不是來自引腳，而是端口內(nèi)部的鎖存器的內(nèi)容。 當前面完成一次端口的輸出后，要再將前面輸入的狀態(tài)取回來，進行再處理，然后重新輸出，在 MCS51的指令系統(tǒng)中這種“讀 —修改 —寫”的操作有 : ORL 、 XRL 、 JBC 、 CPL 、 INC 、 DEC 、 DJNZ 、MOV Px,y 、 CLR Px,y和 SET Px,y。 如： ORL P0,A 。P0 ∨ A → P0 P0. X c，輸入時應(yīng)先寫“ 1‖： 在端口電路中 ,可以發(fā)現(xiàn)一個問題 :端口在輸入（讀引腳）時 ,原來鎖存器的狀態(tài)可能要影響引腳電平的輸入 .例如 :原來鎖存器的狀態(tài)為“ 0‖態(tài) ,既輸出極的下端 FET是飽和狀態(tài) ,這樣如果外電路向引腳輸入高電平時 ,電路將不能正確讀入 .要 解決的方法就是讓下端的 FET截止 ,既事先向端口寫一個“ 1‖. 2,P0口的總線方式 控制電路的“控制” =1,此時與門打開 ,MUX接向“地址 /數(shù)據(jù)”信號 .在這種情況下 ,輸出極的兩個 FET都處于正常的工作狀態(tài) 。 訪問外部存儲器的指令 movx、 movc ，就是使用 P0口來輸出外部存儲器的低八位地址和輸入、輸出存儲器的數(shù)據(jù)?？梢詮模?訪問外部程序存儲器 ROM的時序 ； 讀外部數(shù)據(jù)存儲器 RAM的指令時序 中來清楚的觀察 P0口作為“地址 /數(shù)據(jù)復用”總線的工作特點。 在進行單片機的硬件系統(tǒng)的設(shè)計中，如果使用了外部存儲器（或使用 movx指令來訪問外部接口電路）時， P0口成為整個系統(tǒng)的地址 /數(shù)據(jù)復用總線。換句話， P0口不能再作為通用的 I/O端口的形式直接與外部連接。 1, 做通用數(shù)據(jù) I/O端口時 ,輸出級上端的 FET處于截止狀態(tài) ,所以與 MOS器件連接時 ,必須接“上拉電阻” ,否則不能正確的輸出高電平 。 2,在輸入操作前 ,為了保證輸入正確，必須先向端口“寫 1‖。 3,―讀引腳”與“讀鎖存器”是不同的兩個數(shù)據(jù)通道。凡是“讀 —修改 —寫” 的操作 ,CPU讀的都是端口鎖存器中的數(shù)據(jù)。 4,為了提高電路的可靠性 ,端口引腳不要直接與三極管一類的器件直接連接 ,應(yīng)加隔離電路或與三極管之間加一個電阻 . 5,在總線方式時 ,P0口不能再做通用的 I/O端口。它分時輸出地址 、 數(shù)據(jù)總線的信息（此時引腳不用外接上拉電阻）。 P0口特點小結(jié) : 特點： 單純的通用 I/O端口 ,負載能力為 3個 TTL輸入。與 P0口的區(qū)別在于內(nèi)部具有上拉電阻，所以輸出時不用外接上拉電阻。 P1口的位結(jié)構(gòu)圖 D Q 鎖存器 CL /Q 引腳 Vcc 讀鎖存器 讀引腳 內(nèi)部總線 寫鎖存器 內(nèi)部上拉電阻 圖 28 P1端口的結(jié)構(gòu)圖 由于 P1口只能當作通用 I/O口使用，所以在電路結(jié)構(gòu)上與 P0口不同， 首先，它不需要多路轉(zhuǎn)換器，其次為通用輸出功能提供了上拉電阻。 P1口的每一位可以分別定義為輸入或輸出，其功能同 P0口通用功能。 P1口的每一位可以驅(qū)動 4個 LSTTL負載。 P2口 特點： “通用數(shù)據(jù) I/O端口 ”和“ 高八位地址 總線” 端口 D Q 鎖存器 CL /Q 引腳 Vcc 地址 1/0 控制 讀鎖存器 讀引腳 內(nèi)部總線 寫鎖存器 MUX (地址 /數(shù)據(jù) =0) 內(nèi)部上拉電阻 圖 29 P2端口的結(jié)構(gòu)圖 與 P0口一樣， P2口在系統(tǒng)使用外部存儲器時，做高八位的地址總線。當 P2口當作通用 I/O口時，多路開關(guān)使輸出鎖存器的 Q端與驅(qū)動器的柵極相連構(gòu)成一個雙向口，其功能同 P0口的通用功能。同樣， P2口作為輸入時，也必須使鎖存器預先置 1. 應(yīng)當注意的是： 僅使用 外部數(shù)據(jù)存儲器 時， P2口分兩種情況： 1，僅僅使用 256B的外部 RAM時，既使用 movx a,@r0指令訪問外部RAM，此時用 8位的寄存器 R0或 R1作間址寄存器，這時 P2口無用，所以在這種情況下， P2口仍然可以做通用 I/O端口。 2，如果訪問外部 ROM或使用大于 256BRAM時， P2口必須作為外存儲器的高八位地址總線。 如： movx a， @dptr ；訪問外部數(shù)據(jù)存儲器 movc a， @a+dptr ；訪問外部程序存儲器 這里使用了 16位的寄存器 DPTR P3口 特點： 通用 I/O端口 、多用途端口 在多用途情況下， P3口分別作為串行口 、外中斷輸入、外部計數(shù)輸入和系統(tǒng)擴展時使用的 WR和 RD信號的端口。在這種情況下，鎖存器 Q端為“ 1‖電平以保證與門是打開的。 在通用 I/O模式下，“替代輸出功能”端為“ 1‖電平，以保證與門打開。 D Q 鎖存器 CL /Q 引腳 替代輸出功能 讀鎖存器 讀引腳 內(nèi)部總線 寫鎖存器 MUX (地址 /數(shù)據(jù) =0) Vcc 圖 210 P3端口的結(jié)構(gòu)圖 并行端口在使用時應(yīng)注意的幾個問題 ―拉電流”還是“灌電流” 與大電流負載的連接 (我們以美國 ATMEL公司生產(chǎn)的 AT89C51為例 ) 1, 使用灌電流的方式 與電流較大的負載直接連接時 , 端口可以吸收約 20mA的電流而保證端口電平不高于 （見右上圖）。 2,采用拉電流方式 連接負載時， AT89C51所能提供“拉電流”僅僅為 80μA，否則輸出的高電平會急劇下降 .如果我們采用右下圖的方式，向端口輸出一個高電平去點亮 LED，會發(fā)現(xiàn)，端口輸出的電平不是“ 1‖而是“ 0‖！ 當然，不是所有的單片機都是這樣， PIC單片機就可以提供 30mA的拉電流和灌電流。單對于大多數(shù) IC電路，最好還是使用“灌電流”去推動負載。 Vdd Vdd Vdd 灌電流方式 輸出” 0‖點 亮 LED 拉電流方式 輸出高電平 點亮 LED 單片機與繼電器等大電流負載的接口 我們知道 :AT89C51的端口可以吸收約 20mA的電流 .對于繼電器等大于 20mA的負載 ,單片機可以采用右圖的接法 ,用一個三極管來承擔負載所需的大電流 . 若于負載電流易造成干擾單片機的環(huán)境 ,應(yīng)采用右下圖”光電隔離”的方式 .其中 : A 、 B兩處沒有 任何電的聯(lián)系 . J Vcc Vdd 負載 Vcc A B 時鐘電路 1. 內(nèi)部時鐘方式 內(nèi)部方式的時鐘電路如下圖 214所示。利用 MCS51內(nèi)部的高增益反向放大器，在 XTAL1和 XTAL2引腳上外界定時元件，內(nèi)部振蕩器電路便產(chǎn)生自激振蕩。定時元件一般采用石英晶體和電容組成的并聯(lián)諧振回路。晶體可以在 ，電容可以在 530pF之間選擇，電容 C1和 C2的大小可以起到頻率微調(diào)的作用，電容大小要和晶體的容性