pcm通信系統(tǒng)設(shè)計(jì)說(shuō)明書(shū)(編輯修改稿)
2025-06-09 22:34 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 同步信號(hào)和位同步信號(hào)把四路數(shù)據(jù)分開(kāi)，然后通過(guò)移位寄存器構(gòu)成的并/串轉(zhuǎn)換電路輸出串行的數(shù)據(jù)。 3 電路設(shè)計(jì)在本實(shí)驗(yàn)中我們選擇TP3067進(jìn)行A律變換，信息幀為無(wú)信令幀，它的發(fā)送時(shí)序與接收時(shí)序直接受FSx和FSR控制。系統(tǒng)上電：當(dāng)開(kāi)始上電瞬間，加壓復(fù)位電路啟動(dòng)COMBO并使它處于掉電狀態(tài)，所有非主要電路都失效，而Dx、VFRO、VPO、VPO+均處于高阻抗?fàn)顟B(tài)。為了使器件上電，一個(gè)邏輯低電平或時(shí)鐘脈沖必須作用在MCLKR/PDN引腳上，并且FSx和FSR脈沖必須存在。于是有兩種掉電控制模式可以利用。在第一種中MCLKR/PDN引腳電位被拉高。在另一種模式中使FSx和FSr二者的輸入均連續(xù)保持低電平，在最后一個(gè)FSx或FSr脈沖之后相隔2ms左右，器件將進(jìn)入掉電狀態(tài)，一旦第一個(gè)FSx和FSr脈沖出現(xiàn)，上電就會(huì)發(fā)生。三態(tài)數(shù)據(jù)輸出將停留在高阻抗?fàn)顟B(tài)中，一直到第二個(gè)FSx脈沖出現(xiàn)。 系統(tǒng)時(shí)序：幀同步工作：COMBO既可以用短幀，也可以用長(zhǎng)幀同步脈沖。在加電開(kāi)始時(shí)，器件采用短幀模式，在這種模式中，F(xiàn)Sx和FSr這兩個(gè)幀同步脈沖的長(zhǎng)度均為一個(gè)位時(shí)鐘周期。在BCLKx的下降沿當(dāng)FSx為高時(shí)，BCLKx的下一個(gè)上升沿可啟動(dòng)輸出符號(hào)位的三態(tài)輸出Dx的緩沖器，緊隨其后的7個(gè)上升沿以時(shí)鐘送出剩余的7個(gè)位，而下一個(gè)下降沿則阻止Dx輸出。在BCLKR的下降沿當(dāng)FSr為高時(shí)（BCLKx在同步模式），其下一個(gè)下降沿將鎖住符號(hào)位，跟隨其后的7個(gè)下降沿鎖住剩余的7個(gè)保留位。長(zhǎng)幀同步工作：為了應(yīng)用長(zhǎng)幀模式，F(xiàn)Sx和FSr這兩個(gè)幀同步脈沖的長(zhǎng)度應(yīng)等于或大于位時(shí)鐘周期的三倍。在64KHz工作狀態(tài)中，幀同步脈沖至少要在160ns內(nèi)保持低電位。隨著FSx或BCLKx的上升沿（無(wú)論哪一個(gè)先到）來(lái)到，Dx三態(tài)輸出緩沖器啟動(dòng)，于是被時(shí)鐘移出的第一比特為符號(hào)位，以后到來(lái)的BCLKx的7個(gè)上升沿以時(shí)鐘移出剩余的7位碼。隨著第8個(gè)上升沿或FSx變低（無(wú)論哪一個(gè)后發(fā)生），Dx輸出由BCLKx的下降沿來(lái)阻塞，在以后8個(gè)BCLKR的下降沿（BCLKR），接收幀同步脈沖FSR的上升沿將鎖住DR的PCM數(shù)據(jù)。編譯碼器的工作是由時(shí)序電路控制的。在編碼電路中，進(jìn)行取樣、量化、編碼，譯碼電路經(jīng)過(guò)譯碼低通、放大后輸出模擬信號(hào)，這個(gè)時(shí)序號(hào)是由A/D控制電路來(lái)決定的，而在其它時(shí)隙時(shí)編碼器是沒(méi)有輸出的。同樣在一個(gè)PCM幀里，它的譯碼電路也只能在一個(gè)由它自己的時(shí)序里，從外部接收8位PCM碼。單路編譯碼器的發(fā)送時(shí)序和接收時(shí)序可由外部電路來(lái)控制。只要向A/D控制電路或D/A控制電路發(fā)某種命令即可控制單路編譯碼器的發(fā)送時(shí)序和接收時(shí)序號(hào)，從而也可以達(dá)到總線交換的目的。不同的單路編譯碼器對(duì)其發(fā)送時(shí)序和接收時(shí)序的控制方式都有所不同，有些編譯碼器有二種方式，一種是編程法，即給它內(nèi)部的控制電路輸進(jìn)一個(gè)控制字，分配其時(shí)隙；另一種是直接控制，這時(shí)它有兩個(gè)控制端，我們定義為FSx和FSR，它們是周期性的，并且它的周期和多路PCM的幀周期相同，為125μs，這樣，每來(lái)一個(gè)FSx，編譯碼器就輸出一個(gè)PCM碼字，每來(lái)一個(gè)FSR，編譯碼器就從外部輸入一個(gè)PCM碼字。編譯碼器一般都有一個(gè)PDN降功耗控制端，PDN=l時(shí)，編譯碼能正常工作，PDN=0時(shí)，編譯碼器處于低功耗狀態(tài)，這時(shí)編譯碼器其它功能都不起作用，我們?cè)谠O(shè)計(jì)時(shí)，可以接MUC等控制芯片以實(shí)現(xiàn)對(duì)編譯碼器的降功耗控制?？紤]到系統(tǒng)時(shí)鐘頻率較高,本系統(tǒng)利用VHDL設(shè)計(jì)pcm編碼芯片的控制,生成時(shí)鐘信號(hào),發(fā)送時(shí)添加幀同步碼,. ，再經(jīng)分頻分相后得到8KHz的幀同步時(shí)鐘.幀同步碼的添加是在時(shí)鐘信號(hào)控制下輸出幀同步碼的時(shí)隙中對(duì)預(yù)置幀同步編碼逐位輸出實(shí)現(xiàn)的. 幀同步信號(hào)的提取是用在時(shí)鐘信號(hào)控制下信號(hào)通過(guò)移位寄存器構(gòu)成的并/串轉(zhuǎn)換電路的輸出信號(hào)與與置信號(hào)比較而實(shí)現(xiàn)的，幀同步信號(hào)的頻率為位同步信號(hào)的256分之一。撥碼開(kāi)關(guān)SW1, SW1可分別設(shè)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1