dma與通道ppt課件(編輯修改稿)
2025-06-08 05:17 本頁面
【文章內(nèi)容簡介】 啟動(dòng)外設(shè)，然后 CPU繼續(xù)執(zhí)行其他程序。 ? 設(shè)置傳送參數(shù) 執(zhí)行 I/O指令，測試外設(shè)狀態(tài)，對(duì) DMA接口設(shè)置各種參數(shù)： * 內(nèi)存首址 =〉 地址寄存器 * 字計(jì)數(shù)值 =〉 字計(jì)數(shù)器 * 傳送方向 =〉 控制寄存器 * 設(shè)備地址 =〉 設(shè)備地址寄存器 18 Computer System Organization and Architecture 返回目錄 第二步： DMA數(shù)據(jù)傳送（由硬件實(shí)現(xiàn)） ▲ DMA接口數(shù)據(jù)傳送過程如下： ① 當(dāng)外設(shè)準(zhǔn)備好數(shù)據(jù)（從外設(shè)取數(shù)），或準(zhǔn)備好接收數(shù)據(jù)（向外設(shè)送數(shù)）時(shí)，就發(fā)“選通”信號(hào)，使數(shù)據(jù)送數(shù)據(jù)緩沖寄存器，同時(shí) DMA請(qǐng)求觸發(fā)器置“ 1” 。 ② DMA請(qǐng)求觸發(fā)器向控制 /狀態(tài)端口發(fā)“ Ready” 信號(hào)，同時(shí)向 DMA控制器發(fā)“ DMA請(qǐng)求”信號(hào)。 ③ DMA接口接受到“ DMA請(qǐng)求”信號(hào)后，就向 CPU發(fā)“總線請(qǐng)求”信號(hào)。 19 Computer System Organization and Architecture 返回目錄 ④ CPU完成現(xiàn)行機(jī)器周期后，響應(yīng) DMA請(qǐng)求，向 DMA接口發(fā)出“總線響應(yīng)”信號(hào)。 DMA接口接受到該信號(hào)后，向外設(shè)接口發(fā) “ DMA響應(yīng)”信號(hào)，使 DMA請(qǐng)求觸發(fā)器復(fù)位。 CPU浮動(dòng)它的總線，讓出總線控制權(quán)，由 DMA接口控制總線。 ⑤ DMA接口給出內(nèi)存地址，并在其讀 /寫線上發(fā)出“讀”或“寫”命令，隨后在數(shù)據(jù)總線上給出數(shù)據(jù) ⑥ 根據(jù)讀寫命令，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲(chǔ)器中，或?qū)懭霐?shù)據(jù)端口，并進(jìn)行主存地址增量，字計(jì)數(shù)值減 1。 ? 若采用“ CPU停止法”，則循環(huán)第 6步，直到計(jì)數(shù)值為“ 0” 。 ? 若采用“周期挪用法”，則釋放總線，下次數(shù)據(jù)傳送時(shí)再按過程 (1)到 (6)進(jìn)行。 20 Computer System Organization and Architecture 返回目錄 第三步： DMA結(jié)束處理 ▲ 根據(jù)計(jì)數(shù)值為“ 0” ，發(fā)出 DMA結(jié)束信號(hào)送接口控制，產(chǎn)生 DMA中斷請(qǐng)求信號(hào)給 CPU，當(dāng) DMA的中斷請(qǐng)求得到響應(yīng)后， CPU停止源程序的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些 DMA的結(jié)束工作。它包括校驗(yàn)送入主存的數(shù)據(jù)是否正確；決定是否繼續(xù)用 DMA傳送其他數(shù)據(jù)塊，若繼續(xù)傳送，則又要對(duì) DMA接口進(jìn)行初始化，若不需要傳送，則停止外設(shè)；測試在傳送過程中是否發(fā)生錯(cuò)誤，若出錯(cuò)，則轉(zhuǎn)錯(cuò)誤診斷及處理錯(cuò)誤程序。 21 Computer System Organization and Architecture 返回目錄 DMA接口與系統(tǒng)的連接方式 DMA接口與系統(tǒng)的連接方式有兩種。 下圖為具有公共請(qǐng)求線的 DMA請(qǐng)求方式，若干個(gè)DMA接口通過一條公用的 DMA請(qǐng)求線向 CPU申請(qǐng)總線控制權(quán)。 CPU發(fā)出響應(yīng)信號(hào)用鏈?zhǔn)讲樵兎绞酵ㄟ^DMA接口，首先選中的設(shè)備獲得總線控制權(quán)，即可占用總線與主存?zhèn)魉托畔ⅰ? 22 Computer System Organization and Architecture 返回目錄 上圖是獨(dú)立的 DMA請(qǐng)求方式，每一個(gè) DMA接口各有一對(duì)獨(dú)立的 DMA請(qǐng)求線和 DMA響應(yīng)線，它由 CPU的優(yōu)先級(jí)判別機(jī)構(gòu)裁決首先響應(yīng)哪個(gè)請(qǐng)求，并在響應(yīng)線上發(fā)出響應(yīng)信號(hào)，被獲得響應(yīng)信號(hào)的DMA接口使可控制總線與主存?zhèn)魉蛿?shù)據(jù)。 23 Computer System Organization and Architecture 返回目錄 DMA 接口中控制傳送的硬件邏輯稱為 DMA控制器。 DMA控制器與接口的連接應(yīng)考慮以下因素 : ? DMA控制器與接口是相互分離 , 還是合為一體 。 ? 數(shù)據(jù)傳送是經(jīng) DMA控制器 , 還是經(jīng)接口直接與存儲(chǔ)器相連 。 ? 系統(tǒng)中有多個(gè) DMA控制器時(shí) , 采用公共 DMA請(qǐng)求 , 還是采用獨(dú)立 DMA請(qǐng)求方式。 ? 一個(gè) DMA控制器控制多個(gè) I/O設(shè)備時(shí) , 是采用選擇型工作方式 , 還是采用多路型工作方式 。 基于以上考慮的幾種常見連接模式： 24 Computer System Organization and Architecture 返回目錄 1. 單通道 DMA控制器 一個(gè) DMA控制器只連接一臺(tái) I/O設(shè)備 , 并通常將 DMA控制器與接口合為一體 , 傳送的數(shù)據(jù)經(jīng)由 DMA控制器。 主機(jī) 外設(shè) 存儲(chǔ)器 總線 向 CPU提出DMA請(qǐng)求 CPU響應(yīng) DMA請(qǐng)求 DMA 控制器 (接口 ) 25 Computer System Organization and Architecture 返回目錄 2. 選擇型 DMA控制器 一個(gè) DMA控制器連接 (控制 )多臺(tái) I/O設(shè)備 , 即 : 多臺(tái)I/O設(shè)備共享一個(gè) DMA控制器。 一般采用 DMA控制器與接口合為一體
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1