【文章內(nèi)容簡介】 即建立一個(gè)名為Hello_World_0 的模板，如圖315 所示。圖315 Hello_World_0模板建立打開項(xiàng)目中的文件：，根據(jù)本設(shè)計(jì)的需要，編寫設(shè)計(jì)自己的動(dòng)畫程序代碼。代碼編寫完成后，需要進(jìn)行編譯調(diào)試，進(jìn)行編譯前如果像優(yōu)化程序可以做一些設(shè)置，右鍵點(diǎn)擊hello_world_0 工程名稱， 在彈出的菜單中選擇“Properties”進(jìn)行相關(guān)設(shè)置，其目的是為了減少程序占用內(nèi)存空間。接下來進(jìn)行編譯，右鍵點(diǎn)擊“hello_led_0”，在彈出的菜單中選擇“Build Project”進(jìn)行編譯。如圖316所示。圖316 編譯編譯完成后，進(jìn)行調(diào)試。將ByteBlasterII 下載線接到FPGA試驗(yàn)平臺(tái)的JTAG 口，接上5V 電源。右鍵點(diǎn)擊hello_world_0 工程名稱， 在彈出的菜單中點(diǎn)擊“Run as”選擇“NiosII Hardware”，如圖317 所示。圖317 啟動(dòng)調(diào)試NiosII IDE 會(huì)打開調(diào)試界面（Debug Perspective），可在程序中設(shè)置斷點(diǎn)，運(yùn)行是程序?qū)⑼Ｖ乖跀帱c(diǎn)處，點(diǎn)擊繼續(xù)執(zhí)行（Resume）按鈕，程序便會(huì)繼續(xù)運(yùn)行，此時(shí)可以看到VGA顯示器上的動(dòng)畫顯示。點(diǎn)擊按鈕，程序暫停運(yùn)行，點(diǎn)擊按鈕退出運(yùn)行，如圖318 所示。圖318 調(diào)試界面最后還需要回到 QuartusⅡ軟件里面對整個(gè)系統(tǒng)進(jìn)行編譯，選擇“Processing” 菜單下面的“Star Compilation”。編譯成功以后我們就可以選擇“Tools”菜單里面的“Programmer”，下載整個(gè)配置到FPGA板子中去。然后在niosII 環(huán)境中點(diǎn)擊run as 將C 程序下載到試驗(yàn)板中去。4 系統(tǒng)整體電路框圖與設(shè)計(jì)原理 本系統(tǒng)的設(shè)計(jì)是以含有Nios II處理器的FPGA實(shí)驗(yàn)板作為系統(tǒng)的核心器件，通過接口電路，在CRT顯示器上顯示動(dòng)畫效果。其系統(tǒng)原理框圖如下41圖。圖41 系統(tǒng)整體電路框圖Flash/SM卡和顯存SDRAM是提供程序運(yùn)行或是數(shù)據(jù)存儲(chǔ)，VGA接口電路是由自己硬件代碼設(shè)計(jì)生成的IP核。Nios II處理器使用的是Altera公司的cyclone芯片來控制整個(gè)系統(tǒng)的運(yùn)行，CRT顯示的效果是根據(jù)算法設(shè)計(jì)顯示的動(dòng)畫效果。選用本款A(yù)ltera 器件來進(jìn)行電路設(shè)計(jì)的主要原因是為了使外設(shè)的設(shè)計(jì)，地址、數(shù)據(jù)和控制信號(hào)能夠使用分離的、專用的端口；還有外設(shè)不需要對地址總線周期和數(shù)據(jù)總線周期進(jìn)行識(shí)別，也不需要在未被選中時(shí)使輸出無效。分離的地址、數(shù)據(jù)和控制通道能夠簡化了與片上用戶自定義的一些邏輯的連接 。CycloneII是Altera公司推出的第二代產(chǎn)品，速度較快，邏輯資源豐富，是性價(jià)比很高的FPGA器件之一。DE1開發(fā)板所采用的EP2C20器件，片上資源豐富，包括兩個(gè)CPU軟核，以及大量的IP核，如flash控制器、SDRAM及其控制器，PLL、VGA、音頻、UART和豐富的GPIO，符合本系統(tǒng)的需求。 ，SOPC Builder是集成QuartusII內(nèi)部的SOPC系統(tǒng)級(jí)開發(fā)工具，利用它可方便的構(gòu)建一個(gè)SOPC系統(tǒng)。所帶的EDA工具具有豐富的調(diào)試資源，有綜合器，仿真分析器和時(shí)序分析器。5 VGA硬件系統(tǒng)的模塊設(shè)計(jì) VGA 簡介VGA (Video Graphic Array)作為一種標(biāo)準(zhǔn)的顯示接口得到了廣泛的應(yīng)用。在VGA接口協(xié)議框架中，根據(jù)不同的分辨率和刷新頻率，又分為不同的顯示模VGA (640 480) 、XGA ( 800 600)和SV2GA (1024 768) 。常見的彩色顯示器一般由CRT(陰極射線管)構(gòu)成，彩色是由R、G、B (紅：Red、綠： Green、藍(lán)：B1ue)三色組成。顯示是采用逐行掃描的方式，陰極射線槍發(fā)出的電子束打在涂有熒光粉的熒光屏上，產(chǎn)生RGB三基色，最后合成一個(gè)彩色圖像。在VGA接口協(xié)議中，不同的顯示模式因?yàn)橛胁煌姆直媛驶虿煌乃⑿骂l率，所以其時(shí)序也不相同。對于每種顯示模式的時(shí)序， VGA 都有嚴(yán)格的工業(yè)標(biāo)準(zhǔn)。 VGA 接口定義VGA 接口負(fù)責(zé)向顯示器輸出相應(yīng)的顯示信號(hào)。VGA 接口是一種D 型接口，上面共有15 個(gè)針孔，非對稱地分成3 排，每排5 個(gè)，其排列及接口定義如圖51所示。1紅基色 red 2綠基色 green 3藍(lán)基色 blue 4地址碼 ID Bit 5自測試 ( 各家定義不同 ) 6紅地 7綠地 8藍(lán)地 9保留 ( 各家定義不同 ) 10數(shù)字地 11地址碼 12地址碼 13行同步 14場同步 15地址碼 ( 各家定義不同 ) 。 圖51VGA排列及接口定義管腳對應(yīng)的VGA接口如圖52所示：圖52 VGA接口管腳對應(yīng) VGA接口的電路結(jié)構(gòu)設(shè)計(jì)VGA的電路結(jié)構(gòu)設(shè)計(jì)如圖53所示，主要由四個(gè)模塊組成：（1）分頻模塊：為給電路產(chǎn)生合適的時(shí)鐘；（2）時(shí)序關(guān)系生成模塊：生成VGA的行場掃描時(shí)序輸出；（3）數(shù)據(jù)緩存模塊：存儲(chǔ)VGA要顯示的數(shù)據(jù)；（4）D/A模塊：實(shí)現(xiàn)R、G、B的數(shù)模轉(zhuǎn)換。圖53 VGA電路結(jié)構(gòu)VGA時(shí)序信號(hào)產(chǎn)生模塊包括行點(diǎn)數(shù)計(jì)數(shù)器h_t 、場行數(shù)計(jì)數(shù)器v_t 、行同步產(chǎn)生狀態(tài)機(jī)h_state 和場同步產(chǎn)生狀態(tài)機(jī)v_state 等。其中，行點(diǎn)數(shù)計(jì)數(shù)器是800 進(jìn)制計(jì)數(shù)器，場行數(shù)計(jì)數(shù)器是525 進(jìn)制計(jì)數(shù)器。行同步狀態(tài)機(jī)h_state有h_video ，h_front ，h_sync，h_back四種狀態(tài)，它根據(jù)行點(diǎn)數(shù)計(jì)數(shù)器的計(jì)數(shù)值來進(jìn)行狀態(tài)轉(zhuǎn)換；場同步狀態(tài)機(jī)v_state 有v_video，v_front，v_sync，v_back 四種狀態(tài)，它根據(jù)場行數(shù)計(jì)數(shù)器的計(jì)數(shù)值來進(jìn)行狀態(tài)翻轉(zhuǎn)。這兩個(gè)狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖分別如圖5圖55所示。圖54行同步狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移55場同步狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移當(dāng)行狀態(tài)機(jī)h_state 復(fù)位時(shí)，即進(jìn)入h_video 狀態(tài)，它對應(yīng)每行的有效顯示區(qū)域。行計(jì)數(shù)器h_t 對25 MHz的點(diǎn)時(shí)鐘進(jìn)行計(jì)數(shù)，當(dāng)行計(jì)數(shù)器h_t 的計(jì)數(shù)值到達(dá)639 時(shí)，行同步狀態(tài)機(jī)即進(jìn)入行消隱前肩h_front狀態(tài)； 當(dāng)h_t 的計(jì)數(shù)值為655 時(shí)，行同步狀態(tài)機(jī)進(jìn)入行同步狀態(tài)h_sync ，此時(shí)，行同步信號(hào)Hs 輸出低電平。當(dāng)h_t的計(jì)數(shù)值為751時(shí)，狀態(tài)機(jī)即進(jìn)入行消隱后肩h_back 狀態(tài)。當(dāng)行狀態(tài)機(jī)為h_front ，h_sync，h_back狀態(tài)時(shí)，行消隱信號(hào)輸出低電平。當(dāng)h_t 的計(jì)數(shù)值為799 時(shí)，行同步狀態(tài)機(jī)進(jìn)入h_video 狀態(tài)，同時(shí)，行計(jì)數(shù)器的同步復(fù)位信號(hào)為高電平，使行計(jì)數(shù)器復(fù)位。場狀態(tài)機(jī)v_state 開始時(shí)進(jìn)入v_video 狀態(tài)，對應(yīng)每場的有效顯示行，場計(jì)數(shù)器v t 的計(jì)數(shù)值每行加1 。當(dāng)場計(jì)數(shù)器的計(jì)數(shù)值到達(dá)479 時(shí)，場狀態(tài)機(jī)翻轉(zhuǎn)，進(jìn)入場消隱前肩v_ront 狀態(tài)； 當(dāng)v_t的值為4989時(shí)，狀態(tài)機(jī)v_state 進(jìn)入場同步狀態(tài)v_sync ，場同步信號(hào)vs 此時(shí)輸出低電平； 當(dāng)v_t 的值為491 時(shí)，狀態(tài)機(jī)v_state進(jìn)入場消隱后肩v_back狀態(tài)；當(dāng)v_t 的值為524 時(shí)，狀態(tài)機(jī)v_state 又翻轉(zhuǎn)進(jìn)入v_video 狀態(tài)，同時(shí)輸出高電平到場計(jì)數(shù)器v_t 的同步清零端使其清零。當(dāng)場狀態(tài)機(jī)v_state的狀態(tài)為v_front，v_sync，v_back 三種狀態(tài)時(shí)，場消隱信號(hào)輸出低電平，其余時(shí)刻為高電平。行、場消隱信號(hào)的邏輯與即為復(fù)合消隱信號(hào)。VGA時(shí)序圖如圖5圖57所示。圖56 行掃描時(shí)序示意圖圖57 場掃描時(shí)序示意圖6 動(dòng)畫顯示的C語言算法設(shè)計(jì) 本動(dòng)畫是在顯示器上顯示小球運(yùn)動(dòng)，當(dāng)運(yùn)動(dòng)到顯示器邊緣時(shí)，將改變顯示背景顏色和小球顏色及其運(yùn)動(dòng)軌跡也將發(fā)生改變。 背景顏色的顯示和變換 首先將640x480顯示屏幕分成16x16的小方格，由“scheme”變量來改變背景顏色，通過邊緣來判斷是否改變當(dāng)前背顏色。draw_grid(int scheme, display_frame_buffer_struct* vga_frame_buffer)vid_draw_box(x, y, x+40, y+30, color, DO_FILL, vga_frame_buffer)每畫一個(gè)方格馬上用顏色填充，一直循環(huán)畫方格填充顏色。如圖61所示。圖61 背景顏色 小球運(yùn)動(dòng)軌跡和顏色變換 小球的運(yùn)動(dòng)軌跡是事先給出了一個(gè)運(yùn)動(dòng)方向，不能是垂直上下或是左右運(yùn)動(dòng)，因?yàn)樾∏虻倪\(yùn)動(dòng)軌跡是根據(jù)矢量算法合成的。軌跡改變是先判斷運(yùn)動(dòng)到顯示屏邊緣方向，如果是上邊緣，Y；如果是下邊緣，Y++；如果是左邊緣，X++；如果右邊緣，X；在X軸或是Y軸矢量運(yùn)動(dòng)方向改變時(shí)，同時(shí)改變小球填充顏色，這樣便可達(dá)到小球的運(yùn)動(dòng)軌跡變換和顏色改變。如圖62所示。圖62小球動(dòng)畫顯示結(jié)論本文以基于Nios_II的VGA顯示電路設(shè)計(jì)為題，采用VerilogHDL硬件描述語言進(jìn)行描述和C語言編寫動(dòng)畫程序，并運(yùn)用Quartus II 、NiosII等設(shè)計(jì)工具完成設(shè)計(jì)。在本設(shè)計(jì)中，電路有VGA顯示器、FPGA實(shí)驗(yàn)板、VGA控制器三部分電路組成。在弄清楚VGA的時(shí)序之后，