fpgacpld簡介ppt課件(編輯修改稿)
2025-06-01 12:14 本頁面
【文章內容簡介】 可質疑的主角。 CPLD/FPGA的主要優(yōu)點可以歸納如下： （ 1）、高速 CPLD/FPGA的時鐘延遲可以達到 ns級（ 1ns就是100MHz，同時最高的器件可以支持 GHz的速度），結合其并行工作方式，在超高速應用領域和實時監(jiān)控方面有著非常廣闊的前景。 做個比較：工作于 12MHz晶振頻率的 MCS51系列單片機對 AD控制的采樣速率為 20KHz左右，若是用ＦＰＧＡ來實現(xiàn)的話，若ＦＰＧＡ采樣的工作頻率是１００ＭＨｚ，那么對 AD的采樣速率可以達到50MHz。 （ 2）、高可靠性 CPLD/FPGA在大多數應用中，無需考慮復位和初始化，另外“死機”（進入非法狀態(tài)）情況是可以預測的，這包括非法狀態(tài)的數量和進入狀態(tài)的可測性，這些“死機“狀態(tài)也是可以防止的。 CPLD/FPGA的高可靠性還表現(xiàn)在幾乎可將整個系統(tǒng)下載于同一個芯片中，從而大大縮小體積，易于屏蔽。 （ 3）、編程簡便 CPLD/ＦＰＧＡ產品中多為系統(tǒng)可編程器件，編程方法極為便捷，只需一個下載線和電腦就可以。 （ 4）、易學易用 用 MCU設計數字系統(tǒng)，對于行家來說是十分簡單的事情，然而對于初學者，確實件不易的事。因為他不僅需要熟悉軟件，而且還要有豐富的硬件開發(fā)經驗；不僅要熟悉各種單片機的開發(fā)系統(tǒng)的使用方法，還要知道所以單片機的內部結構（單片機的內部有很多的寄存器，要是使用必須先熟悉這些東西是什么怎么用，比較麻煩）。相比之下， CPLD/FPGA應用的學習卻無需太多的預備，他就像一張白紙，你無需了解內部結構，只要稍有一點數字電路的知識，就可在短期內掌握基本的設計方法和開發(fā)技巧。 （ 5）、開發(fā)周期短 許多供應商都推出了相應的軟件，以及一些技術支持。如 Altera公司的 Maxplus 和 QuartusII，這些軟件仿真功能完善，仿真能力強，開發(fā)簡便，硬件因素設計少，因此可以在短時間內實現(xiàn)復雜系統(tǒng)的設計。
教學課件相關推薦
鄂ICP備17016276號-1