武漢理工大學(xué)嵌入式復(fù)習(xí)重點(diǎn)(編輯修改稿)
2025-05-29 04:23 本頁面
【文章內(nèi)容簡介】 R0+4216。 指令后綴IA表示在每次執(zhí)行操作后R0按字長度增加216。 注意：在寄存器列表中同一寄存器僅能指定一次；加載/存儲操作按照寄存器固定次序進(jìn)行，所以寄存器排列先后關(guān)系隨意。多寄存器尋址（塊拷貝尋址）（特別注意！?。。㊣A：Increment After，操作完成后地址遞增；n IB：Increment Before，地址先遞增后完成操作；n DA：Decrement After，操作完成后地址遞減；n DB：Decrement Before，地址先遞減后完成操作7）堆棧尋址：堆棧按先進(jìn)后出（FILO）的工作方式尋址。opcode{cond}{S} Rd, Rn{, operand2}216。 opcode: 指令助記符，如ADD, LDR, STR216。 cond: 執(zhí)行條件，如NE, EQ216。 S: 是否影響CPSR的值216。 Rd: 目標(biāo)寄存器216。 Rn: 第一操作數(shù)寄存器216。 operand2: 第二操作數(shù)? 靈活使用第二操作數(shù)能夠提高代碼質(zhì)量216。 例子：ADDEQS R0, R1, ＃0x3f1）指令助記符2）指令條件域條件執(zhí)行當(dāng)處理器工作在ARM狀態(tài)時(shí)，幾乎所有的指令均根據(jù)CPSR中條件碼的狀態(tài)和指令的條件域有條件的執(zhí)行當(dāng)指令的執(zhí)行條件滿足時(shí)，指令被執(zhí)行，否則忽略條件碼每一條ARM指令包含4位的條件碼，位于指令碼的最高4位[31:28]條件碼共有15種，每種條件碼可用兩個(gè)字符表示，這兩個(gè)字符可添加在指令助記符的后面。下面的實(shí)例多研究下?。?！實(shí)例1216。 C代碼： if (ab) a++。 else b++。216。 ARM代碼： CMP R0, R1216。 ADDHI R0, R0, 1216。 ADDLS R1, R1, 1216。 C代碼： if ((a!=10)amp。amp。(b!=20)) a=a+b。216。 ARM代碼： CMP R0, 10216。 CMPNE R1, 20216。 ADDNE R0, R0, R1實(shí)例2if ((a==10)amp。amp。(b!=20))a=a+b。ARM指令:CMP R0, 10CMPEQ R1, 20ADDNE R0, R0, R1？第四章SRAM（靜態(tài)隨機(jī)存儲器）：存儲密度小，6管結(jié)構(gòu)，占用較大芯片面積，價(jià)格較高，功耗較高，容量較小，存取速度快，接口時(shí)序簡單。DRAM（動(dòng)態(tài)隨機(jī)存儲器）：存儲密度大，單管結(jié)構(gòu)，單位存儲成本較低，功耗較低，容量較大，接口時(shí)序復(fù)雜，需要刷新電路。EEPROM：非揮發(fā)，存儲密度小，單位存儲成本較高，容量小，寫入有限制，頁寫要等待，接口時(shí)序簡單，一般采用串行接口，小量參數(shù)存儲。Flash（閃存存儲器）：非揮發(fā)，存儲密度大，單位存儲成本較低，容量大，接口時(shí)序復(fù)雜——需要擦除及Block寫，NOR Flash amp。 NAND Flash。FRAM（鐵電存儲器）：非揮發(fā)，功耗低，讀寫速度快，接口時(shí)序簡單，類似SRAM接口，成本高。并行接口存儲器：216。 引腳數(shù)目多——三大總線? 地址、控制總線? 數(shù)據(jù)總線（8/16/32位）216。 存儲容量大? 適用于大容量存儲場合216。 存取速度快216。 接口時(shí)序復(fù)雜，編程透明串行接口存儲器216。 引腳數(shù)目極少216。 存儲容量較小? 適用于較小存儲容量場合216。 存取速度較慢216。 使用串行接口通信，接口標(biāo)準(zhǔn)化，編程不透明? I2C、SPI? 可以用軟件通過GPIO模擬一共有8個(gè)Bank： Bank0~Bank5可接ROM（Flash）、SRAM存儲器，Bank6~Bank7可接FPM/EDO/SDRAM存儲器n 支持兩種端格式的存儲器：Big/Little Endiann 如何支持多種存儲器字寬的引導(dǎo)ROM？216。 OM引腳，外部連接決定引導(dǎo)ROM的字寬n 如何支持多種存儲器字寬的其他存儲器？216。 在引導(dǎo)ROM里對其他存儲器進(jìn)行配置表征時(shí)鐘邊沿觸發(fā)時(shí)數(shù)據(jù)需要在鎖存器的輸入端持續(xù)的時(shí)間n 建立時(shí)間216。 在時(shí)鐘信號邊沿到來之前，數(shù)據(jù)信號必須提前一段時(shí)間保持穩(wěn)定有效n 保持時(shí)間216。 在時(shí)鐘信號邊沿到來之后，數(shù)據(jù)信號必須在隨后的一段時(shí)間內(nèi)保持穩(wěn)定有效所有數(shù)據(jù)信號在時(shí)鐘信號邊沿（觸發(fā)器采集）前/后一段時(shí)間內(nèi)必須滿足建立/保持時(shí)間的要求性能和魯棒性的折中，一定的裕量。第五章總線設(shè)備類型216。 主設(shè)備（Master）? 啟動(dòng)一個(gè)總線周期（總線事務(wù)）? 每次只能有一個(gè)主設(shè)備控制總線? 例：CPU、DMAC等等216。 從設(shè)備（Slave）? 響應(yīng)主設(shè)備的請求? 同一時(shí)間里有一個(gè)或多個(gè)從設(shè)備響應(yīng)主設(shè)備的請求? 例： DMAC、UART控制器、USB控制器、I2C控制器、SPI控制器等等2．總線仲裁集中式仲裁216。 由中央仲裁器裁決，每個(gè)主設(shè)備有兩條線接到中央仲裁器? 一條是送往仲裁器的總線請求線? 另一條是仲裁器送出的總線授權(quán)線216。 采用集中式仲裁的總線? AMBA(Advanced Microcontroller Bus Architecture)、PCI總線等
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1