寄生參數(shù)ppt課件(編輯修改稿)
2025-05-26 00:09 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 Cds(fringing) is significant. The fringing overlap capacitance bees relatively more important for shorter channel transistors because it is a large fraction of the total.器件的寄生參數(shù)n CMOS晶體管n MOS器件本身存在兩種電容： 柵電容 和 擴(kuò)散電容 。 擴(kuò)散電容 ： 擴(kuò)散電容主要是由源、漏擴(kuò)散區(qū)與襯底或阱之間形成 的 PN結(jié)電容。由兩部分組成：擴(kuò)散區(qū)底面結(jié)電容和邊 緣電容。 Cdb = Cjbs*（ ab） + Cjbssw *（ 2a+2b） 其中， Cjbs： 每平方 um的結(jié)電容 Cjbssw: 每 um的邊緣電容 a、 b： 擴(kuò)散區(qū)的寬度和長(zhǎng)度器件的寄生參數(shù)n CMOS晶體管 擴(kuò)散電容 ：n Because the depletion region thickness depends on the reverse bias, these parasitics are nonlinear, The area junction capacitance term is: Cjbs = Cj(1+Vsb/Φ0) Mj Mj:junction grading coefficient, ~ Cj:the junction capacitance at 0 bias Φ0:builtin potential, equals to (kT/q)ln(NAND/ni2) ni:intrinsic carrier concentration n and the sidewall capacitance term is of a similar form: Cjbssw = Cjsw(1+Vsb/Φ0) Mjsw器件的寄生參數(shù)n CMOS晶體管 擴(kuò)散電容 ：n Cdb and Csb are not fundamental to operation of the devices, but do impact circuit performance and hence are called parasitic capacitors, also called diffusion capacitors. The size of the two junctions depends on the area and perimeter of the diffusion, the doping levels, the depth of the diffusion, and the voltage. As diffusion has both high capacitance and high resistance, it is generally made as small as possible in the layout.n For the purpose of hand estimation, you can observe that the diffusion capacitance Cdb、 Csb of source and drain regions is parable to the gate capacitance Cg, ., Cg = Cdb = Csb = ~2fF/um of gate width.器件的寄生參數(shù)n CMOS晶體管n 對(duì)于處于 N阱中的 PMOS晶體管，當(dāng)源或漏上的電壓發(fā)生變化時(shí) ,阱電容會(huì)使這一變化變慢。當(dāng)有一個(gè)電壓加到柵上時(shí) , 柵電容會(huì)使它變慢。多晶硅柵的串聯(lián)電阻與柵電容一起形成了一個(gè) R C時(shí)間常數(shù) , 它使器件進(jìn)一步變慢。幾乎器件的每一個(gè)部分都有某種電容以某種方式使器件的操作變慢。器件的寄生參數(shù)SDGonoffonoffinput signal of Ginput signal of AAn CMOS晶體管n 減少 CMOS器件寄生參數(shù)的技術(shù)就是減少柵的串聯(lián)電阻。任何其它在內(nèi)的寄生參數(shù)是沒有辦法改變的。如果我們降低了多晶硅柵的串聯(lián)電阻 , 就降低了 R C時(shí)間常數(shù) , 從而改善了器件的速度。我們可以通過(guò)把多晶硅柵分成多個(gè) “指狀 “結(jié)構(gòu) , 然后用導(dǎo)線將它們并聯(lián)起來(lái)以降低電阻。器件的寄生參數(shù)SDGI IIIII IVbig size MOS split into four parts simple moden CMOS晶體管 – use of multiple fingers器件的寄生參數(shù)CMOS閂鎖效應(yīng)及其預(yù)防n 在 CMOS 電路中 PMOS 和 NMOS 經(jīng)常作互補(bǔ)晶體管使用，它們相距很近，可以形成寄生可控硅結(jié)構(gòu)，一旦滿足觸發(fā)條件，將使電路
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1