fpga現(xiàn)場可編程器的dsp設(shè)計方法(編輯修改稿)
2025-05-04 05:44 本頁面
【文章內(nèi)容簡介】 成挑戰(zhàn)。當驗證DSP時，信號調(diào)試與分析變得更復雜，并不僅僅限于檢查時域、頻域曲線及散布圖。由于數(shù)字信號的特征取決于其采樣時間和離散幅度，DSP驗證工具必須能有效定義及操作多速率DSP應(yīng)用中的時間。 此外，它們還必須易于從全精度浮點仿真轉(zhuǎn)換到有限字長定點仿真。同時，它們還需要一種用于對DSP算法進行建模的語言，包括對時間、定點資源與并行性等概念的本地支持。 整合方法 設(shè)計技術(shù)方面的最新進展為解決DSP設(shè)計者的獨特挑戰(zhàn)提供了令人興奮的解決方案。由Mathworks公司提供的Simulink是一種基于數(shù)學模型的系統(tǒng)設(shè)計環(huán)境，為DSP設(shè)計者提供了強大的建模與仿真功能。該環(huán)境能處理多速率離散時間定義與管理以及單源浮點仿真等DSP問題。對于FPGA實現(xiàn)來說，DSP綜合是一項將DSP驗證與最佳DSP實現(xiàn)鏈接在一起的關(guān)鍵創(chuàng)新。借助嵌入在Synplify DSP工具中的能力，設(shè)計者可以采用一種自動式且獨立于器件的方法來檢查實現(xiàn)過程的折衷并完成目標映射。 將DSP綜合與Simulink聯(lián)合使用，可將系統(tǒng)架構(gòu)師與硬件設(shè)計師的專長整合到一個公共環(huán)境中。系統(tǒng)架構(gòu)師可以為Simulink創(chuàng)建一個獨立于供應(yīng)商的模型，使設(shè)計進入點保持在純算法層面，從而將他的注意力集中在更高層次的設(shè)計功能上。當模型轉(zhuǎn)交給硬件設(shè)計師時，規(guī)范沒有任何架構(gòu)含義。只要建模環(huán)境中的DSP驗證工具允許無縫集成綜合引擎，硬件設(shè)計師
公司管理相關(guān)推薦
鄂ICP備17016276號-1