fpga現(xiàn)場(chǎng)可編程器的dsp設(shè)計(jì)方法-wenkub
2023-04-22 05:44:14 本頁(yè)面
【正文】 I等蘊(yùn)藏著巨大的潛力，可通過(guò)并行化來(lái)提高性能。 在90年代初，設(shè)計(jì)者面臨的挑戰(zhàn)是，如何采用多個(gè)處理器以匯聚更多的處理能力，從而滿足他們的性能要求。7 / 7FPGA的DSP設(shè)計(jì)方法DSP正在成為一種幾乎無(wú)處不在的技術(shù)，不僅應(yīng)用在眾多消費(fèi)電子、汽車與電話產(chǎn)品中，而且也進(jìn)入越來(lái)越先進(jìn)的設(shè)備。但是在協(xié)調(diào)多個(gè)處理器的功能時(shí)，系統(tǒng)級(jí)設(shè)計(jì)變得極為困難，更不用說(shuō)這種方法既昂貴又浪費(fèi)資源。的確，DSP專用FPGA技術(shù)已顯示出可提供比其它實(shí)現(xiàn)方案高100倍的性能優(yōu)勢(shì)。這在很大程度上是因?yàn)橐韵率聦?shí)，即在DSP應(yīng)用中，傳統(tǒng)的FPGA設(shè)計(jì)流程沒(méi)有充分利用一個(gè)高效設(shè)計(jì)流程的兩個(gè)關(guān)鍵要素：綜合技術(shù)與可移植IP。 對(duì)于性能優(yōu)先于面積的應(yīng)用來(lái)說(shuō)，它可能需要包含數(shù)百個(gè)乘法器的實(shí)現(xiàn)方案。 高效DSP開發(fā)的另一個(gè)關(guān)鍵要素是擁有恰當(dāng)?shù)臉?gòu)建模塊或IP。 可移植性也能保證效率。當(dāng)驗(yàn)證DSP時(shí)，信號(hào)調(diào)試與分析變得更復(fù)雜，并不僅僅限于檢查時(shí)域、頻域曲線及散布圖。 整合方法 設(shè)計(jì)技術(shù)方面的最新進(jìn)展為解決DSP設(shè)計(jì)者的獨(dú)特挑戰(zhàn)提供了令人興奮的解決方案。借助嵌入在Synplify DSP工具中的能力，設(shè)計(jì)者可以采用一種自動(dòng)式且獨(dú)立于器件的方法來(lái)檢查實(shí)現(xiàn)過(guò)程的折衷并完成目標(biāo)映射。只要建模環(huán)境中的DSP驗(yàn)證工具允許無(wú)縫集成綜合引擎，硬件設(shè)計(jì)師無(wú)需修改驗(yàn)證源就可檢查架構(gòu)方面的折衷。供應(yīng)商專有的IP會(huì)使算
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1