電子類公司招聘筆試題(編輯修改稿)
2025-04-21 06:14 本頁面
【文章內(nèi)容簡介】 、Please draw schematic of a mon SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛筆試題circuit designbeij 8名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(VCO)動態(tài)隨機(jī)存儲器的英文縮寫(DRAM) 名詞解釋，無聊的外文縮寫罷了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(壓控振蕩器) RAM (動態(tài)隨機(jī)存儲器)，F(xiàn)IR IIR DFT(離散傅立葉變換)或者是中文的，比如： 二、IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）（仕蘭微面試題目） FPGA和ASIC的概念，他們的區(qū)別（未知） 答案：FPGA是可編程ASIC ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計(jì)和制造的根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn) 什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 描述你對集成電路設(shè)計(jì)流程的認(rèn)識（仕蘭微面試題目） 簡述FPGA等可編程邏輯器件設(shè)計(jì)流程（仕蘭微面試題目） IC設(shè)計(jì)前端到后端的流程和eda工具（未知） 從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知） Asic的design flow（威盛VIA 上海筆試試題） 寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具（威盛） 1集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具（揚(yáng)智電子筆試） 先介紹下IC開發(fā)流程： 1.）代碼輸入（design input) 用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入: poser(cadence)。 viewlogic (viewdraw) 2.）電路仿真（circuit simulation) 將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog： CADENCE VeroligXL SYNOPSYS VCS MENTOR Modlesim VHDL : CADENCE NCvhdl SYNOPSYS VSS MENTOR Modlesim 模擬電路仿真工具： ***ANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表 1請簡述一下設(shè)計(jì)后端的整個流程？（仕蘭微面試題目） 1是否接觸過自動布局布線？請說出一兩種工具軟件自動布局布線需要哪些基本元素？（仕蘭微面試題目） 1描述你對集成電路工藝的認(rèn)識（仕蘭微面試題目） 1,？（仕蘭微面試題目） 1請描述一下國內(nèi)的工藝現(xiàn)狀（仕蘭微面試題目） 1半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 1描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 1解釋latchup現(xiàn)象和Antenna effect和其預(yù)防措施.（未知） 什么叫Latchup?（科廣試題） 2什么叫窄溝效應(yīng)? （科廣試題） 2什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目） 2硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目） 2畫出CMOS晶體管的CROSSOVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性（Infineon筆試試題） 2以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖（科廣試題） 2Please explain how we describe the res0824istance in semiconductor. Compare the res0824istance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit ） 2說明mos一半工作在什么區(qū)（凹凸的題目和面試）
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1