[互聯(lián)網(wǎng)]第8章系統(tǒng)優(yōu)化和時序分析(編輯修改稿)
2025-03-13 10:22 本頁面
【文章內容簡介】 常數(shù)乘法器，改進習題 83和習題 84的設計，減少模塊的資源使用。 86 若對速度要求不高，但目標芯片的容量較小，試把習題 83中的 FIR濾波器用串行化的方式實現(xiàn)。 87 設計一個連續(xù)乘法器，輸入為 a0、 a a a3，位寬各為 8位，輸出 rout為 32位，完成 rout=a0*a1*a2*a3。試實現(xiàn)之。 88 對習題 87進行優(yōu)化，判斷以下實現(xiàn)方法中哪種方法更好？ （ 1） rout=((a0 * a1) * a2) * a3 （ 2） rout=(a0 * a1) * (a2 * a3) 89 為提高速度，對習題 88中的前一種方法加上流水線技術進行實現(xiàn)。 810 試對以上的習題解答通過設置 Quartus II相關選項的方式，提高速度，減小面積。 81 采用流水線技術設計高速數(shù)字相關器 （ 1）實驗目的： （ 2）實驗原理： （ 3）實驗任務 1： 81 采用流水線技術設計高速數(shù)字相關器 （ 4）實驗任務 2： （ 5）實驗任務 3： （ 6）實驗任務 4： （ 7）思考題： （ 8）實驗報告： 82 線性反饋移位寄存器設計 （ 1）實驗目的： （ 2）實驗原理： （ 3）實驗任務： 82 線性反饋移位寄存器設計 （ 4）思考題 1: （ 5）思考題 2：
教學課件相關推薦
鄂ICP備17016276號-1