【文章內(nèi)容簡介】 種多端口的存儲(chǔ)器，雙口RAM和FIFO因?yàn)榫哂袃山M地址線和兩組數(shù)據(jù)線，所以允許兩個(gè)CPU同時(shí)對(duì)它們?cè)L問，這樣就大大提高了通信效率，對(duì)CPU的軟/硬件設(shè)置也沒有特殊的要求，比較適合異種CPU之間異步高速系統(tǒng)中。FIFO和雙口RAM之間的區(qū)別是FIFO存儲(chǔ)器必須遵循先進(jìn)先出原則，所以FIFO沒有外部讀寫地址線，只能順序地寫入數(shù)據(jù)和順序讀出數(shù)據(jù)，讀寫地址的操作由內(nèi)部指針自動(dòng)加1完成。本系統(tǒng)中數(shù)據(jù)的解算工作需要一定的時(shí)間，而加速度計(jì)輸出的采集速率特別快，導(dǎo)航計(jì)算機(jī)比較重要的要求之一就是實(shí)時(shí)性，每次進(jìn)行解算的一組數(shù)據(jù)一定是剛剛采集到的最新數(shù)據(jù)，如果使用FIFO存儲(chǔ)器做采集到的數(shù)據(jù)的緩沖存儲(chǔ)器，那么就會(huì)出現(xiàn)讀取不到最新數(shù)據(jù)的情況，比如：采集數(shù)據(jù)需要1個(gè)時(shí)刻，而解算過程需要三個(gè)時(shí)刻，在1時(shí)刻對(duì)采集到的第一組數(shù)據(jù)（01時(shí)刻采集的數(shù)據(jù)）進(jìn)行解算工作，則在4時(shí)刻進(jìn)行下一組數(shù)據(jù)的解算，理論上此時(shí)應(yīng)該對(duì)34時(shí)刻采集到數(shù)據(jù)進(jìn)行解算，但是這段時(shí)間實(shí)際上一共又采集了3組數(shù)據(jù)都被存儲(chǔ)在FIFO寄存器中，此時(shí)卻只能讀取到12這一時(shí)間所采集到的那組數(shù)據(jù)，而讀不到34時(shí)刻的數(shù)據(jù)。綜上，本系統(tǒng)采用雙口RAM方案實(shí)現(xiàn)STM32和FPGA之間的實(shí)時(shí)通信。又由于AD7656采集后的加速度數(shù)字量是16位的，所以決定使用IDT公司推出的2k16位的DPRAM(Double Port RAM)IDT 7133，由于IDT 7133具有兩個(gè)操作端口，有兩組讀寫控制線、11根地址線和16根數(shù)據(jù)線。兩側(cè)端口均可獨(dú)立的對(duì)IDT 7133內(nèi)部存儲(chǔ)單元進(jìn)行訪問。為了避免兩側(cè)端口同時(shí)對(duì)同一存儲(chǔ)單元進(jìn)行訪問，IDT 7133具有片內(nèi)仲裁邏輯，仲裁邏輯可以決定哪一側(cè)具有訪問權(quán)。IDT 7133兩側(cè)還各有一個(gè)忙標(biāo)志BUSY引腳，可以解決訪問沖突。雙口RAM IDT 7133有多種封裝形式，在這里使用的是100管腳的TQFP封裝。雙口RAM具有兩組相同的端口，分別加下標(biāo)L表示左側(cè)和R表示右側(cè)。 IDT 7133管腳圖主要功能引腳：I/O0~I/O15：數(shù)據(jù)線，用來傳送數(shù)據(jù)。A0~A10：地址線，用于對(duì)內(nèi)部的存儲(chǔ)單元尋址。：片選端口，低電平有效，低電平時(shí)芯片的控制邏輯和輸入緩沖區(qū)是工作狀態(tài)。高電平時(shí)，芯片是低功耗狀態(tài)。R/：高字節(jié)讀/寫控制端，高電平時(shí)為讀數(shù)據(jù)狀態(tài)，低電平為寫狀態(tài)。R/：低字節(jié)讀/寫控制端，高電平時(shí)為讀數(shù)據(jù)狀態(tài)，低電平為寫狀態(tài)。：輸出允許端口，低電平有效。：忙信號(hào)。 微控制器選型 STM32模塊結(jié)構(gòu)框圖AD7656和IDT 7133都沒有控制單元，需要微控制器對(duì)其工作進(jìn)行控制，以往設(shè)計(jì)采集模塊，多使用8位的單片機(jī)或者DSP等完成，8位的單片機(jī)雖然價(jià)格便宜、開發(fā)方便，但是由于位數(shù)低、接口過少、經(jīng)常遇到處理能力不夠、資源不夠用等情況，如果是使用16位或32位的高級(jí)單片機(jī)或者DSP，價(jià)格又相對(duì)比較高。所以本系統(tǒng)采用目前市場(chǎng)上最流行的基于ARM公司CortexM3內(nèi)核的準(zhǔn)32位微控制STM32，基于CortexM3內(nèi)核的STM32微控制器與其他微控制器相比性能更加優(yōu)越，在相同主頻下能處理更多的任務(wù)；功耗低，是便攜式設(shè)備的首選；實(shí)時(shí)性好；代碼密度得到了很大的改善；使用更方便，32位處理器，更簡單的編程模型和更便捷的調(diào)試系統(tǒng)；成本更低廉，低端的CortexM3內(nèi)核微控制器甚至不到1美元；免費(fèi)便捷的開發(fā)工具。本系統(tǒng)中采用STM32系列中的增強(qiáng)型STM32F103，封裝采用TQFP100，最高工作頻率為72MHZ，內(nèi)置高速存儲(chǔ)器（高達(dá)512K字節(jié)的閃存和64K字節(jié)的SRAM），豐富的增強(qiáng)I/O端口和聯(lián)接到兩條APB總線的外設(shè)，還包含3個(gè)12位的ADC，4個(gè)通用16位定時(shí)器和2個(gè)PWM定時(shí)器，還包括標(biāo)準(zhǔn)和先進(jìn)的通信接口：多達(dá)2個(gè)IC、3個(gè)SPI、2個(gè)IS、1個(gè)SDIO、5個(gè)USART、1個(gè)USB和1個(gè)CAN。 FPGA選型FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列，是20世紀(jì)80年代中期出現(xiàn)的高密度可編程邏輯器件，它是在PAL、GAL、EPLD等邏輯器件的基礎(chǔ)上發(fā)展起來的[6]。FPGA器件及其系統(tǒng)是開發(fā)大規(guī)模數(shù)字集成電路的最新技術(shù)。數(shù)字集成電路的發(fā)展經(jīng)過了早期的電子管、晶體管、中小型規(guī)模集成電路、超大規(guī)模集成電路（VLSIC）、專用集成電路（ASIC）、可編程邏輯器件（FPGA/CPLD）。其中可編程邏輯器件具有更高的集成度、體積小、開發(fā)周期短、保密性好、性能高、設(shè)計(jì)靈活（可重復(fù)修改）、通用性好等優(yōu)點(diǎn)。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸入/輸出模塊IOB(Input Output Block)和內(nèi)部連線(Interconnect)三個(gè)部分[7]。FPGA內(nèi)部包含許多基本的可編程邏輯單元，用戶用軟件設(shè)計(jì)就可以實(shí)現(xiàn)將基本邏輯單元以不同的方式連接起來實(shí)現(xiàn)定制的功能和應(yīng)用，與ASIC相比不僅僅降低了開發(fā)成本，而且增加了靈活性。Altera公司生產(chǎn)的FPGA結(jié)構(gòu)是基于SRAM的，每次工作前需要從芯片外部的存儲(chǔ)器（如EPROM）加載配置的數(shù)據(jù)，上電時(shí)FPGA芯片內(nèi)部RAM讀取EPROM數(shù)據(jù)，配置完成后FPGA進(jìn)入工作狀態(tài)，掉電后FPGA內(nèi)部不保存數(shù)據(jù)，下一次工作之前需要重新配置。而且用戶可以控制配置數(shù)據(jù)的加載過程，在現(xiàn)場(chǎng)修改器件的邏輯功能，所以FPGA被稱作現(xiàn)場(chǎng)可編程門陣列。FPGA有四種配置模式：串行模式是使用串行PROM對(duì)FPGA編程；并行主模式是使用一片F(xiàn)PGA和一片EPROM的工作方式；主從模式可以用一片PROM編程多片F(xiàn)PGA；外設(shè)模式是將FPGA作為MCU的外設(shè)，由MCU對(duì)其編程[8]。FPGA的主要特點(diǎn)：（1）采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到可用的芯片。（2）FPGA可做其它全定制或半定制ASIC電路的中的試樣片。（3）FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳資源。（4）FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。（5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。本系統(tǒng)中需要在FPGA中嵌入一個(gè)Nios II/f型處理器（14001800個(gè)邏輯單元），一個(gè)鎖相環(huán)（200多個(gè)邏輯單元），再加上一些I/O等，一共需要不到3000個(gè)邏輯單元。而DE2開發(fā)板上所用的FPGA是Cyclone II 2C35具有33216個(gè)邏輯單元，足夠本系統(tǒng)FPGA開發(fā)部分使用。Cyclone II 2C35 FPGA 采用全銅層、低K值、裸片尺寸盡可能最小優(yōu)化。采用300毫米晶圓，以TSMC成功的90nm工藝技術(shù)為基礎(chǔ)，具有33216個(gè)邏輯單元，具有一整套最佳的功能，包括嵌入式1818乘法器、專用外部存儲(chǔ)器接口電路、4Kbit嵌入式存儲(chǔ)器塊、鎖相環(huán)和高速差分I/O能力。Cyclone II 2C35 FPGA內(nèi)部資源： 33216 邏輯單元 105個(gè) M4K RAM塊 35個(gè)嵌入式1818乘法器 4個(gè)同步邏輯器 475個(gè)I/O口 205個(gè)差分通道 672腳BGA封裝 本章小結(jié)本章以無陀螺捷聯(lián)慣導(dǎo)計(jì)算機(jī)系統(tǒng)為背景，首先闡述了無陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)的工作原理，介紹了本系統(tǒng)采用的9加速度計(jì)的配置方案，接下來簡要地介紹了本導(dǎo)航計(jì)算機(jī)系統(tǒng)的的整體工作流程，還對(duì)導(dǎo)航計(jì)算機(jī)的性能需求進(jìn)行了進(jìn)一步的分析，最后對(duì)導(dǎo)航計(jì)算機(jī)硬件系統(tǒng)中所用到的核心器件的選型進(jìn)行了詳細(xì)的分析。第3章 數(shù)據(jù)采集模塊從結(jié)構(gòu)來講無陀螺捷聯(lián)導(dǎo)航計(jì)算機(jī)主要分為數(shù)據(jù)采集模塊和數(shù)據(jù)解算模塊兩大部分。其中數(shù)據(jù)采集模塊的主要任務(wù)是將9路加速度計(jì)輸出的模擬電壓信號(hào)進(jìn)行同步A/D采樣；數(shù)據(jù)解算模塊是完成對(duì)這9個(gè)加速度計(jì)輸出的載體的9個(gè)比力信息的解算工作，從而得到導(dǎo)航所需的各個(gè)導(dǎo)航參數(shù)，位置、姿態(tài)、加速度、速度、角加速度、角速度等。在本無陀螺捷聯(lián)導(dǎo)航系統(tǒng)中，慣性傳感器是9個(gè)MEMS加速度計(jì)傳感器，輸出的信號(hào)是模擬電壓信號(hào)，而導(dǎo)航計(jì)算機(jī)只能識(shí)別數(shù)字信號(hào)，所以需要先用A/D芯片將模擬量轉(zhuǎn)換成數(shù)字量，雖然采集模塊中的微控制器STM32內(nèi)部資源中有AD，但是精度還相對(duì)偏低只有12位且不能對(duì)多個(gè)通道進(jìn)行同步采樣，無法滿足系統(tǒng)精度和實(shí)時(shí)性需要，根據(jù)通道數(shù)、數(shù)據(jù)分辨率和采樣速度的要求，所以使用STM32系列處理器控制兩片高性能、低功耗的6通道16位的AD7656芯片，可同時(shí)對(duì)九路加速度計(jì)進(jìn)行輸出數(shù)據(jù)的采集工作，最后通過雙口RAM實(shí)現(xiàn)與FPGA之間的雙CPU雙向?qū)崟r(shí)通信。本采集模塊具有采樣精度高、功耗低、可靠性高、性價(jià)比高、便于攜帶及實(shí)時(shí)性好等特點(diǎn)。 加速度計(jì)硬件連接設(shè)計(jì)Model 1221002型加速度計(jì)傳感器的輸出有兩種形式：。兩種輸出形式對(duì)應(yīng)的加速度量程都是2g~+2g，分辨率都是2000mV/g。加速度計(jì)有兩個(gè)輸出端口AON和AOP。~，對(duì)應(yīng)的加速度量程雖然是2g~+2g，輸出的是加速度計(jì)的反向加速度。 ~，對(duì)應(yīng)的加速度計(jì)量程是2g~+2g，輸出的是正向加速度。 由于Model 1221002型加速度計(jì)采用差分輸出時(shí)具有零點(diǎn)漂移小，分辨率高等優(yōu)點(diǎn)，所以本系統(tǒng)中加速度計(jì)采用差分輸出連接方式。 加速度計(jì)調(diào)理電路考慮到要使加速度計(jì)輸出的電壓信號(hào)范圍與AD7656輸入電壓信號(hào)范圍的匹配以及濾除高頻噪聲信號(hào)的需要，所以在A/D轉(zhuǎn)換前要先使加速度計(jì)輸出的信號(hào)經(jīng)過調(diào)理電路。調(diào)理電路由兩部分組成，減法電路和低通濾波電路。 減法電路根據(jù)減法電路功能可知：VAO=(VAOPVAON)，由于AD7656的輸入范圍可設(shè)為5V或10V，本系統(tǒng)設(shè)置為5V輸入范圍，而加速度計(jì)的差分輸出范圍為4V，所以此處需使用合適的電阻使得Rf/R1=，即可使VAO的輸出信號(hào)范圍放大至5V，其所對(duì)應(yīng)的加速度值不變?nèi)詾?g，所以分辨率增加至2500mV/g。 低通濾波電路Model 1221002型加速度計(jì)輸出信號(hào)頻率為0~400Hz，干擾信號(hào)多為高頻信號(hào)，因此高于400Hz的信號(hào)需要濾除。濾波器可分為有源濾波和無源濾波兩種，無源濾波的優(yōu)點(diǎn)是成本低、運(yùn)行穩(wěn)定、容量大、技術(shù)也比較成熟，但是對(duì)諧波的濾除效果不如有緣濾波，反應(yīng)速度也不如有緣濾波，除此之外有緣濾波還可以動(dòng)態(tài)補(bǔ)償無功功率。因此本系統(tǒng)采用有緣濾波電路進(jìn)行低通濾波。有源濾波電路中以巴特沃斯濾波電路最為常用也最為簡單，由于一階濾波電路頻率響應(yīng)不夠理想，所以本系統(tǒng)中采用巴特沃斯二階低通濾波電路。電壓信號(hào)通過巴特沃思二階低通濾波電路電壓會(huì)被放大1+倍，但是本系統(tǒng)中電壓信號(hào)已經(jīng)不需要被放大，相當(dāng)于取R4阻值為0，R3阻值為無窮大，這樣放大倍數(shù)就為1。為了使得濾波電路幅頻響應(yīng)比較平坦，通常取R1和R2阻值相同，C=2C，此時(shí)如果我們?nèi)=，由于濾波電路的截止頻率，截止頻率，計(jì)算得出R= R=28153。 巴特沃斯二階低通濾波電路 本系統(tǒng)中的低通濾波電路 AD7656管腳連接設(shè)計(jì)AD7656的工作是由微控制器STM32控制的，V管腳是邏輯電源輸入，輸入電壓用于確定接口的運(yùn)行電壓，因此AD7656的各個(gè)管腳的邏輯電平就和微控制器STM32的I/O的邏輯電平一致，可以直接連接在一起，無需電平轉(zhuǎn)換。在設(shè)計(jì)AD7656芯片的管腳連接前要先確定AD7656芯片在采集模塊中的工作模式。AD7656有串行接口和高速的并行接口兩種工作模式。本系統(tǒng)中采用高速的并行接口工作模式，將SER/管腳設(shè)為低電平即可選擇并行接口工作模式。并行接口模式下可以在字（16位）的模式下進(jìn)行數(shù)據(jù)操作，也可以在字節(jié)的模式下進(jìn)行數(shù)據(jù)操作，本采集模塊里就是采用字模式下的數(shù)據(jù)操作，將/B置低電平。CONVST A，B，C分別對(duì)應(yīng)兩路模擬輸入通道的轉(zhuǎn)換使能，因?yàn)樾枰獙?duì)9路加速度計(jì)進(jìn)行同時(shí)采集，所以兩片AD7656的CONVST X都使其高電平，而且每片的CONVST A，B，C三個(gè)管腳都接在一起就行，由STM32的I/O口控制高低電平，第一片采6路加速度計(jì)信號(hào)，第二片采3路加速度計(jì)信號(hào)。轉(zhuǎn)換的時(shí)候BUSY管腳一直處于高電平狀態(tài)，變?yōu)榈碗娖綍r(shí)說明轉(zhuǎn)換完畢，此時(shí)只要把和管腳電平拉低，輸出端口就開始輸出數(shù)據(jù)。 AD7656并行接口字模式下的讀操作數(shù)據(jù)流（a）（b）：第一片AD7656的V1V6和第二片AD7656的V1V3分別與9路加速度計(jì)輸出信號(hào)連接，輸出信號(hào)首先要經(jīng)過調(diào)理電路再連接到AD7656。CONVST A，B，C三個(gè)管腳連在一起，然后連到STM32的一個(gè)I/O上。、BUSY分別連在STM32的I/O上。REF IN/REF 管腳接地，表示采用外部基準(zhǔn)電壓。REFCAP A，B，C通過電容接地。VDD接+5V正電源，VSS接5V負(fù)電源。RESET接STM32的I/O口控制。AVCC直接連到+5V電壓源上，為了避免DVCC產(chǎn)生的數(shù)字噪聲對(duì)AVCC的影響，將AVCC上的+5V電源通過0電阻后再接到DVCC上。AGND接在模擬地上。DGND接在STM32的電源地上。/S SEL、/B、SER/ 三個(gè)管腳始終設(shè)置為低電平，所以連在一起后接電源地，分別代表硬件控制引腳，字模式，并口工作模式。/REF、RANGE兩個(gè)管腳始終設(shè)置為高電平，所以連在一起，然后接數(shù)字電源的輸入，分別代表基準(zhǔn)使能，使輸入電壓范圍是2倍的基準(zhǔn)電壓即將輸入電壓范圍設(shè)置為5V。DB[0]~DB[15]接到數(shù)據(jù)總線上。接數(shù)字電源上，不使用空閑模式。DGND接電源地。 (a) 第一片AD7656硬件連接原理圖(b)第二片AD7656硬件連接原理圖 基于雙口RAM的雙CPU通訊電路IDT7133采用+5V電源供電，，所以IDT7133可以識(shí)別STM32 I/O口的高電平操作，又由于STM32微控制的管腳是和5V相兼容的，所以也可以讀取來自IDT7133管腳的信號(hào)，因此IDT7133和微控制器的管腳可以直接相連，無需電平轉(zhuǎn)換工作。IOL[0]~IOL[15]是16位的數(shù)據(jù)總線直接連到微控制