【文章內(nèi)容簡介】 率不太高的信號，固該系統(tǒng)直接使用定時器的捕獲功能來測量信號頻率。第4章 數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)是數(shù)字存儲示波器的核心部分，它完成由模擬信號到數(shù)字信號的轉(zhuǎn)換，即模擬信號經(jīng)通道調(diào)理后進(jìn)入 ADC，轉(zhuǎn)換成數(shù)字量，再將這些數(shù)字量存入緩存器FIFO，由 ARM 讀回進(jìn)行計(jì)算處理，最后送去顯示。一般地，在一個智能多用表中，數(shù)據(jù)采集系統(tǒng)主要包含采樣時鐘發(fā)生模塊、ADC采樣模塊、高速FIFO模塊三個部分，三者的關(guān)系如圖 。采樣時鐘發(fā)生模塊ADC采樣模塊高速FIFO模塊時鐘采樣寫時鐘模擬信號輸入數(shù)據(jù)至ARM寫使能控制信號圖 41 數(shù)據(jù)采集系統(tǒng)模塊圖采樣時鐘模塊為ADC提供采樣時鐘，并為ADC往高速FIFO寫數(shù)據(jù)提供寫時鐘信號，每輪數(shù)據(jù)采集完后，LPC2138通過數(shù)據(jù)總線將高速FIFO中的數(shù)據(jù)讀取至LPC2138的內(nèi)部存儲器中。LPC2138通過控制FIFO的寫使能信號來控制每輪采樣的有效起始點(diǎn)和終止點(diǎn)。 采樣時鐘設(shè)計(jì)本數(shù)字示波器系統(tǒng)采用MC12429來產(chǎn)生ADC的采樣時鐘和高速FIFO的讀寫時鐘，MC12429是Motorola公司生產(chǎn)的一款通用可編程合成時鐘源，其內(nèi)部的壓控振蕩器VCO能產(chǎn)生200～400MHz的頻率，差分的PECL信號輸出可以配置為VCO輸出的l、8分頻，它內(nèi)部的PLL(鎖相環(huán))是完整的，無需連接外圍器件[10]。圖 42 MC12429時鐘發(fā)生電路MC12429不但支持并口編程模式，還支持串口編程模式，這給使用者帶來了很大的方便，并且其操作非常簡單。圖 是本系統(tǒng)采用MC12429構(gòu)成的時鐘發(fā)生電路，外部輸入晶振為16MHz。其中P_LOAD、M[8：0]、N[1：0]是并行編程接口，S_LOAD、S_DATA、S_CLOCK是串行編程接口。為了節(jié)省控制引腳，本系統(tǒng)采用串口編程模式，系統(tǒng)所需的采樣時鐘從TEST引腳輸出。由于P_LOAD、M[8：0]、N[1：0]引腳內(nèi)部均有上拉電阻，故沒有另外接電路。FOUT為MC12429的頻率輸出，其值可由下式計(jì)算得出： （6）其中，是外部晶體振蕩器的頻率，是內(nèi)部PLL環(huán)路的分頻系數(shù)，是輸出分頻器的分頻系數(shù)。當(dāng)采用16MHz的晶體振蕩器時式（6）可簡化為： （7）、的值既可通過并口也可通過串口來控制，由于N的值只能為8，在不同的N值下輸出FOUT的輸出范圍如表 44。表 04 輸出范圍與N關(guān)系NFOUTFOUT范圍1M200 – 400 MHZ2M/2100 – 200 MHZ4M/450 – 100 MHZ8M/825 – 50 MHZ，所以只能將N設(shè)置為8。由于模/數(shù)轉(zhuǎn)換器AD9288要求采樣時鐘為CMOS電平，高速FIFO SN74V293的寫時鐘也要求是CMOS電平，而MC12429的FOUT端輸出的是PECL電平的信號，因此AD9288 和SN74V293的驅(qū)動時鐘都不能直接由MC12429的FOUT端輸出．而從應(yīng)采用TEST(Pin 20)端輸出。MC12429的TEST引腳是一個多功能的CMOS輸出端，它可以通過串行輸入的低三位(T[2：0])進(jìn)行配置，配置結(jié)果如表 45。表 05 MC12429 TEST引腳配置T2T1T0TEST輸出000移位寄存器輸出001輸出高電平010鎖相環(huán)基準(zhǔn)頻率011M計(jì)數(shù)器輸出100以CMOS電平輸出FOUT101輸出低電平110鎖相環(huán)旁路模式111以CMOS電平輸出FOUT／4本系統(tǒng)將T[2：0]配置為100，即TEST以CMOS電平輸出FOUT，在這種情況下，TEST輸出頻率的范圍在25MHz~400MHz之間，當(dāng)N限定在4或8時，輸出頻率在25MHz~100Mz之間（參見表 04）。在本系統(tǒng)所采用的串口編程模式下，MC12429在串行時鐘輸入S_CLOCK的上升沿對串行數(shù)據(jù)輸入引腳S_DATA電平進(jìn)行采樣，并將采樣得到的數(shù)據(jù)移入14位的移位寄存器中，所有的數(shù)據(jù)傳輸完后通過S_LOAD的下降沿將移位寄存器的值鎖存到相應(yīng)的分頻計(jì)數(shù)器中，達(dá)到設(shè)定輸出頻率FOUT的目的。LPC2290對MC12429進(jìn)行編程時，先傳輸T[2：0]，再傳輸N[1：0]，最后傳輸M[8：0]，不論是T，還是N，M，都是先傳輸高位(MSB)。 ADC采樣模塊設(shè)計(jì)該系統(tǒng)中的數(shù)字存儲示波器要顯示信號波形首先要對模擬信號進(jìn)行采樣。所謂采樣就是對模擬信號進(jìn)行量化的過程。而量化過程實(shí)際上存在著許多限制。首先，它要受到量化范圍的限制。由于 A/D 總有一定的輸入量程，超出了該量程，轉(zhuǎn)換結(jié)果就會出現(xiàn)很大的誤差。例如，信號如果超出了上限，那么 A/D 只能給出最大碼值；反之，如果超出了下限，只能給出最小碼值。這樣，采樣結(jié)果就會相對于模擬信號產(chǎn)生很大的畸變，不能有效的反映真實(shí)的信號信息。另外，A/D對量化值進(jìn)行編碼的位數(shù)決定了采樣模擬信號的精確性。編碼位數(shù)越多，對模擬信號的分辨率也就越高，采樣出來的信號電壓值也就更準(zhǔn)確。在實(shí)際應(yīng)用中我們選擇的模/數(shù)轉(zhuǎn)換器（ADC）是 LPC2138上自帶的A/D轉(zhuǎn)換器，它的基本性能描述如下[11] ：216。 1個10位8路A/D轉(zhuǎn)換器， ；216。 8個引腳復(fù)用為輸入腳216。 ；216。 ；216。 一個或多個輸入的Burst轉(zhuǎn)換模式；216。 模擬輸入范圍：030V；該系統(tǒng)所帶的A/D轉(zhuǎn)換器包含兩個寄存器，A/D控制寄存器和A/D數(shù)據(jù)寄存器。A/D控制寄存器控制A/D轉(zhuǎn)換通道選擇、轉(zhuǎn)換速度、轉(zhuǎn)換精度和起始條件等信息。分為硬件觸發(fā)轉(zhuǎn)換和軟件觸發(fā)轉(zhuǎn)換，可以設(shè)置成中斷也可以設(shè)置成查詢方式采樣；可以單通道也可以多通道采樣；可以慢速采樣也可以快速采樣；還可以設(shè)置A/D采樣的精度，最高精度是10位采樣。該系統(tǒng)沒有用到其他外加的A/D轉(zhuǎn)換器，只是想把ARM自帶的A/D功能發(fā)揮到極點(diǎn)，及用到它的最快采樣速率和中斷方式進(jìn)行采樣，再對采樣得到的數(shù)據(jù)進(jìn)行處理，對于示波器而言就把采樣得到的數(shù)據(jù)經(jīng)過處理后在液晶屏上顯示出來(信號波形、幅值、有效值、頻率等等)；對于測量電流和電阻功能部分而言就是簡單的把測量得到的電流大小和電阻大小在液晶屏上顯示出來。 FIFO設(shè)計(jì) FIFO的選擇當(dāng)模擬信號被 A/D 采樣進(jìn)來以后，需要有一個能夠快速保存采樣數(shù)據(jù)的存儲器。FIFO（First In First Out）是一種先進(jìn)先出存儲器。它沒有地址線，省去了尋址時間。另外，它還可以同時對存儲空間進(jìn)行讀寫。所以，它比一般存儲器的讀取速度要快很多，能夠滿足在高速采樣中對存儲器快速讀寫的要求。在實(shí)際應(yīng)用中，我們采用TI（德州儀器）生產(chǎn)的SN74V293，這一款高性能的FIFO芯片，其主要的特點(diǎn)如下[12]：216。 容量達(dá)65536 18Bits/131072 9Bits；216。 最高操作時鐘達(dá)166MHz；216。 最快6ns的讀寫周期；216。 用戶可選擇的數(shù)據(jù)寬度，可按需要配置為9 into9 out、9 into18 out、18 into9 out或18 into18 out；216。 可按需配置大端模式、小端模式；216。 寬輸入電壓，最高至5V；216。 零等待數(shù)據(jù)轉(zhuǎn)發(fā)（適合級聯(lián)模式）；216。 主復(fù)位可清除整個FIFO的配置和FIFO里的數(shù)據(jù)；216。 局部復(fù)位可清除FIFO中的數(shù)據(jù)，但保留FIFO的配置；216。 具有FIFO空、滿、半滿信號輸出；216。 可編程的空信號和滿信號觸發(fā)位置；216。 支持串行編程和并行編程兩種模式；216。 可選擇標(biāo)準(zhǔn)時序或FWFT（FirstWord FallThrough）時序；216。 可方便地?cái)U(kuò)展FIFO的深度和寬度；216。 獨(dú)立的讀寫時鐘和讀寫使能信號；216。 采用80引腳的TQFP（Thin Quad Flat Pack）封裝和100引腳的BGA （Ball Grid Array）封裝。圖 43 SN74V293引腳排列圖圖 43為SN74V293引腳排列圖，MRS為主復(fù)位引腳，PRS為局部復(fù)位引腳，兩者均是低有效。D0~D17為數(shù)據(jù)輸入引腳，Q0~Q17為數(shù)據(jù)輸出引腳。（～）電壓供電。最快至6ns的讀寫訪問周期，輸入輸出可獨(dú)立地配置為18位或9位的總線寬度，這種特性使得使用者能夠非常靈活地針對自己的需要對其進(jìn)行數(shù)據(jù)寬度配置。如選用的ADC是8位的，則可將其配置為9位的輸入輸出總線寬度，而如果選用的ADC是16位的，則可以將其配置為18位的輸入輸出總線寬度。當(dāng)配置為18位總線寬度時，容量為65536字節(jié)（一個字節(jié)18位），當(dāng)配置為9位總線寬度時，容量達(dá)131072字節(jié)（9位每個字節(jié)），如此大的存儲容量可使ADC在以較高的速率進(jìn)行數(shù)據(jù)采集時仍能得到較長時間的波形數(shù)據(jù)，從而獲得更為豐富、細(xì)膩的波形信息。SN74V293還可以自由地配置為大端模式或小端模式，這一特性使得它可以和各種不同存儲類型的處理器聯(lián)接使用。同時，用戶還可根據(jù)需要選擇標(biāo)準(zhǔn)時序或FWFT（FirstWord FallThrough）時序，F(xiàn)WFT模式下可以很方便的擴(kuò)展FIFO的深度和寬度，為大容量、高寬度的應(yīng)用提供了簡便的解決方案。SN74V293具有FIFO空、滿、半滿信號輸出，并且可編程設(shè)定空信號和滿信號觸發(fā)位置，通過這些信號控制器可以靈活控制FIFO的讀寫操作。SN74V293提供主復(fù)位和局部復(fù)位兩種復(fù)位方式。不論在什么時刻，只要將主復(fù)位引腳拉低（MRS=0），芯片即進(jìn)入主復(fù)位方式，此時內(nèi)部邏輯會復(fù)位FIFO的讀寫指針，并可對芯片進(jìn)行各種配置或重配置，而在主復(fù)位引腳電平為高時，如果將局部復(fù)位引腳拉低（PRS=0），則此時內(nèi)部邏輯會復(fù)位FIFO的讀寫指針，但保留之前的所有配置。 FIFO電路設(shè)計(jì)在本數(shù)字存儲示波器為雙通道的數(shù)字存儲示波器，采用的模/數(shù)轉(zhuǎn)換器AD9288也是雙通道的，每通道8位，并將其配置為雙通道同時采樣，轉(zhuǎn)換數(shù)據(jù)同時輸出的模式（ ADC采樣模塊設(shè)計(jì)），此時可認(rèn)為AD9288的數(shù)據(jù)輸出是16位的，即通道B的8位輸出數(shù)據(jù)作為高8位，通道A的8位輸出數(shù)據(jù)作為低8位。為了盡量地利用SN74V293的性能，本系統(tǒng)將SN74V293配置為18 into18 out總線模式，在這種情況下可實(shí)現(xiàn)AD9288一次性往FIFO寫兩個通道的轉(zhuǎn)換數(shù)據(jù)，而LPC2290也可一次性的從FIFO中讀取兩個通道的數(shù)據(jù)。SN74V293的數(shù)據(jù)總線寬度配置由IW和OW兩個引腳的電平組合決定，如表 46所示。表 06 總線配置模式IWOW寫數(shù)據(jù)線寬度讀數(shù)據(jù)線寬度00181801189109181199參照上表可知，本設(shè)計(jì)中應(yīng)將這兩位設(shè)置為IW=0，OW=0。由于LPC2290的存儲器為小端模式，故也并應(yīng)將其配置為小端模式，即BE=1。具體所設(shè)計(jì)的電路如圖 44。圖 44 SN74V293組成的FIFO電路DA0~DA7是AD9288轉(zhuǎn)換通道A的輸出數(shù)據(jù)，DB0~DB7是通道B的輸出數(shù)據(jù)，D0~D15為FIFO往LPC2290輸出的數(shù)據(jù)。由于本設(shè)計(jì)中，F(xiàn)IFO空信號和滿信號觸發(fā)位置只要使用默認(rèn)的設(shè)置就行了，不需要對其進(jìn)行編程修改，故LD=1，并將FWFT/FI、PSEL0、PSELPAF、PAE、RT接地。由于所有的配置都是在主復(fù)位期間完成的，而本系統(tǒng)在使用的過程中不需要改變其配置，只需要在系統(tǒng)上電的時候配置一次，故MRS引腳只要在系統(tǒng)剛上電的時候輸入低電平，其余時刻都保持高電平就可滿足其要求。在本電路設(shè)計(jì)中，通過電阻R70和電容C47串聯(lián)實(shí)現(xiàn)，這樣上電時電容的充電過程將使MRS保持一段時間的低電平。 采樣的方法與實(shí)現(xiàn)采樣分為實(shí)時采樣和非實(shí)時采樣。其中，非實(shí)時采樣又稱等效采樣，它包括順序采樣和隨機(jī)采樣兩種。本項(xiàng)目中，我們采用了實(shí)時采樣和非實(shí)時采樣技術(shù)。以下我們將對這三種采樣方式做詳細(xì)的介紹。 實(shí)時采樣實(shí)時采樣是一種最基本的采樣方式。由奈奎斯特定理知，采樣頻率必須大于信號最高頻率的兩倍，才能不失真的恢復(fù)原信號。但實(shí)際上以接近奈奎斯特判定頻率兩倍的速率去采樣的話是很難獲得測量精度的，如圖 45所示。圖 45 于兩倍于信號頻率對正弦波進(jìn)行采樣從圖 45可以看出，當(dāng)采樣點(diǎn)在峰值附近時，能夠得到和原始波形很相似的波形，然而，當(dāng)采樣點(diǎn)不是在峰值附近時，信號的幅度信號就嚴(yán)重失真，甚至完全丟失，事實(shí)上，如果信號準(zhǔn)確地取在過零處零碎碎點(diǎn)上，那么由于所有的采樣取得的值都是零零碎碎的，我們將完全觀測不到信號。示波器是用來研究信號的，為了很好的研究該信號不僅要求正確的表示信號頻率，并且還要求準(zhǔn)確地表示信號波形的幅度，從圖 46，如果每個周期用三個采樣點(diǎn)對信號進(jìn)行采樣，則重現(xiàn)的波形也會發(fā)生很大的失真。圖 46 于三倍于信號頻率對正弦波進(jìn)行采樣圖 47 足夠采樣點(diǎn)數(shù)對波形進(jìn)行采樣根據(jù)經(jīng)驗(yàn)認(rèn)為每周期最小要有十個采樣點(diǎn)，如圖 47所示。在這種情況下能給出足夠的信號細(xì)節(jié)，使信號能夠完整地重現(xiàn)。但在有些情況下，如果對信號的細(xì)節(jié)要求較低，這時每個周期取五全采樣點(diǎn)可能就足以給出有關(guān)信號的特性。這樣，對于一個最大采樣率為100MSPS的數(shù)字示波器來說，能夠準(zhǔn)確采集的最大信號頻率即為10~20MHz。在這種情況下，可以通過特殊的波形重建算法來提高顯示波形的保真度，如通過各個采樣點(diǎn)畫出最佳擬合的正弦曲線，這種算法稱為正弦內(nèi)插。 等效采樣如果觀察的信號總是重復(fù)性的，即相同的信號波形按有規(guī)律的時間間隔重復(fù)地出現(xiàn)，示波表可以從若干連續(xù)的信號周期中采集到的多組采樣點(diǎn)來構(gòu)建波形，每一組新的采樣點(diǎn)都是由一個新的觸發(fā)事件來啟動采集的。這種采樣方式稱為等效時間采樣，在這種模式下，一個觸發(fā)事件到來以后，示波表就采集信號波形的一部分，例如采集五個采樣點(diǎn)并將它們存入存儲器。另一個觸發(fā)事件則用來采集另外五個采樣