【文章內(nèi)容簡介】 續(xù) 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 3. 8086的 16位存儲結構 ?對稱的兩個存儲體 （ Bank） 所構成 ?偶存儲體 （ A0＝ 0） 對應所有的偶地址單元 （ 0、 ?? FFFEH） 接處理器低 8位數(shù)據(jù)總線 D7～ D0 ?奇存儲體 （ BHE*＝ 0） 對應所有的奇地址單元 （ ?? FFFFH） 接處理器高 8位數(shù)據(jù)總線 D15～ D8 ?兩個存儲器芯片的片選端連接在一起 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 地址對齊（ Align） ?高位地址 A19～ A17＝ 111， 片選信號有效 ?低位地址 A16～ A1＝ 0...0， 那么： A0＝ 0(地址 E0000H)， BHE*＝ 0， 訪問 16位數(shù)據(jù) A0＝ 0(地址 E0000H)， BHE*＝ 1， 訪問低 8位數(shù)據(jù) A0＝ 1(地址 E0001H)， BHE*＝ 0， 訪問高 8位數(shù)據(jù) A0＝ 1， BHE*＝ 1， 無效的數(shù)據(jù)訪問組合 ?8086存儲器按 16位數(shù)據(jù)寬度組織 支持 8位和 16位數(shù)據(jù)訪問 偶地址開始的 16位訪問可以一次完成 奇地址開始的 16位訪問需要兩次操作 ?地址對齊 ： 16位數(shù)據(jù)以偶地址開始 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 4. Pentium的 64位存儲結構 ?Pentium采用 64位數(shù)據(jù)總線和 32位地址總線 ?沒有地址 A2， A1和 A0 ?8個字節(jié)允許信號區(qū)別 8個 8位存儲體 ?支持 64/32/16/8位數(shù)據(jù)讀寫 ?多字節(jié)數(shù)據(jù)若地址對齊能夠一次完成讀寫 2字節(jié) 、 16位數(shù)據(jù)是被 2整除的地址 （ 偶地址 ） 4字節(jié) 、 32位數(shù)據(jù)是被 4整除的地址 （ 模 4地址 ） 8字節(jié) 、 64位數(shù)據(jù)是被 8整除的地址 （ 模 8地址 ） 示意圖 地址 A對齊 s字節(jié)邊界 A mod s＝ 0 (能夠被 s整除的地址 ) 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 主存空間分配 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 最低 1MB主存 ?系統(tǒng) RAM區(qū) 地址最低端的 640KB空間 由 DOS進行管理 ?顯示 RAM區(qū) 128KB主存空間保留給顯示緩沖存儲區(qū) 顯示 RAM區(qū)并沒有被完全使用 ?擴展 ROM區(qū) I/O接口電路卡上的 ROM ?系統(tǒng) ROM區(qū) ROMBIOS程序 640K ought to be enough for everybody — Bill Gates 1981 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 擴展主存和擴充主存 ?擴展主存 XMS 1MB后的 RAM主存空間 只能在保護方式使用 遵循擴展主存使用規(guī)范 XMS 驅動程序 ?擴充主存 EMS 遵循擴充主存使用規(guī)范 EMS 擴充主存不是直接訪問的存儲空間 體交換技術 ， 不需要保護方式支持 IA32支持擴展主存 XMS， 不需擴充主存 EMS 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 高端主存區(qū) HMA和上位主存塊 UMB ?高端主存區(qū) HMA 實方式下 ， 地址 A20開放 ， 從 100000H到 10FFEFH之間約 64KB的存儲區(qū)域 8088/8086：地址自動回繞 80286和 80386：地址不自動回繞 80486及以后有 A20M引腳 A20M＝ 0， 地址自動回繞 A20M＝ 1， 地址不自動回繞 ?上位主存塊 UMB 上位主存區(qū) UMA中未使用的區(qū)域 動 DOS應用 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 ROM復制和影子主存 ?ROM復制 系統(tǒng) ROM區(qū)的 BIOS等程序 8086/8088在 F0000H～ FFFFFH 80286在 FF0000H～ FFFFFFH IA32微處理器在 FFFFFFF0H～ FFFFFFFFH ?影子主存 用作 ROMBIOS的只讀的 RAM區(qū)域 啟動后 ROMBIOS映射到 RAM 因為 ROM芯片的讀寫速度比 RAM芯片慢 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 高速緩沖存儲器 ?主存是一個影響性能的關鍵因素 ?因為處理器的運行速度提高 ， 但由 DRAM組成的主存的存取時間較慢 ， 跟不上處理器運行速度 ?SRAM速度較快 ， 但其容量較小 、 價格較貴 ， 無法大量用于微機系統(tǒng) Cache: a safe place for hiding or storing things. 主存儲器 高速緩存 Cache CPU 字傳送 塊傳送 ?解決方案： 高速緩存 高速緩沖存儲器 Cache（ Memory） ?完全用硬件實現(xiàn)主存速度的提高 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 高速緩存的工作原理 ?高速緩存：在相對容量較大而速度較慢的主存 DRAM與高速處理器之間設置的少量但快速SRAM組成的存儲器 ?高速命中 (Hit)： 處理器讀取主存的內(nèi)容已包含在 Cache中 ， 可以直接讀取 Cache， 不用訪問主存 ?高速缺失 (Miss)： 處理器讀取主存的內(nèi)容不在 Cache中 ， 需要訪問主存讀取一個數(shù)據(jù)塊 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 1. 高速緩存的結構 ?主存以字 （ 字節(jié) ） 為尋址單位 ?Cache以行 （ 線 Line， 槽 Slot） 為尋址單位 ?Cache行 包含 B個主存字 ， 對應一個 主存塊 ?Cache與主存間的數(shù)據(jù)傳送以數(shù)據(jù)塊為單位 ?主存劃分成 M＝ 2n247。 B個 “ 主存塊 ” ?Cache具有 m個 “ Cache行 ” ?Cache由數(shù)據(jù)存儲器和標簽存儲器組成 數(shù)據(jù)存儲器 ：高速緩存主存數(shù)據(jù) 標簽存儲器 ：保存數(shù)據(jù)所在主存的地址信息 示意圖 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 2. 高速緩存的容量和行大小 ?高速緩存性能的主要指標是命中率 （ Hit rate） ?命中率 （ Hit Rate） ：高速命中的概率 ?對于高速緩存容量 希望它足夠大 ， 使存取時間接近高速緩存 希望它盡量小 ， 使單位成本接近主存 受可用的芯片面積限制 同時還和運行的程序有關 ?對于 Cache行大小 從很小增大 ， 命中率開始會有提高 進一步增大 ， 命中率可能反而減小 微 機 原 理 與 接 口 技 術 第 4 版 機 械 工 業(yè) 出 版 社 3. 高速緩存的數(shù)量 ?單級與多級