數(shù)字時(shí)鐘的設(shè)計(jì)課程設(shè)計(jì)(編輯修改稿)
2025-02-12 16:59 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 計(jì)數(shù)器是由一個(gè)六進(jìn)制計(jì)數(shù)電路和一個(gè)十進(jìn)制計(jì)數(shù)電路構(gòu)成的。十進(jìn)制計(jì)數(shù)電路，需要用74LS161和74LS00芯片。由555定時(shí)器構(gòu)成的多些振蕩器提供脈沖，將Q3和Q0接入與非門輸入端，輸出端接入161的LD預(yù)置端即可實(shí)現(xiàn)十進(jìn)制（當(dāng)然D0D1D2D3=0000）。六進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)同理，但不同的是，六進(jìn)制計(jì)數(shù)器，也就是秒十位的CP信號(hào)是由秒個(gè)位Q3和Q0相與提供。秒計(jì)數(shù)器的個(gè)位和十位輸入脈沖不僅能夠使自身清零的作用，還有為分計(jì)數(shù)器提供輸入信號(hào)的功能。分計(jì)數(shù)器也同理。二十四進(jìn)制計(jì)數(shù)器 二十四進(jìn)制計(jì)數(shù)器是有一個(gè)二進(jìn)制和一個(gè)十進(jìn)制計(jì)數(shù)電路構(gòu)成。與六十進(jìn)制不同的是，十進(jìn)制計(jì)數(shù)器自身清零并給與二進(jìn)制計(jì)數(shù)器輸入信號(hào)的同時(shí)，二進(jìn)制計(jì)數(shù)器的清零是由其Q0與十進(jìn)制計(jì)數(shù)器Q2接入與非門輸入端，輸出端接入二進(jìn)制的LD預(yù)置端實(shí)現(xiàn)。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1