freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

數(shù)字時鐘課程設計論文(編輯修改稿)

2024-10-17 17:18 本頁面
 

【文章內容簡介】 ge ct1)begin if(min1==839。h59)begin min1begin min1[3:0]always @(posedge cta)if(hour1==839。h23)hour1鬧鐘模塊module alarm(clk,amin,ahour,num1,num2,count2,countb,LD_alert)。input clk,num1,num2,count2,countb。output [7:0] amin。output [7:0] ahour。output LD_alert。wire LD_alert。reg [7:0] amin=0。reg [7:0] ahour=0。assign ct2=(num1amp。clk)|(!num1amp。count2)。//ct2 用于定時狀態(tài)下調整分鐘信號assign LD_alert=(ahour|amin)?1:0。//指示是否進行了鬧鈴定時 always @(posedge ct2)if(amin==839。h59)aminmodule ctrol(change,turn,count1,count2,counta,countb,pause,LD_min,LD_hour,mode)。input change,mode,turn。output count1,count2,counta,countb,pause,LD_min,LD_hour。reg [1:0] m。reg fm=0,count1=0,count2=0,counta=0,countb=0,pause=0,LD_min=0,LD_hour=0。wire mode,turn,change。always @(posedge mode)//mode 信號控制系統(tǒng)在三種功能間轉換 begin if(m==4)malways @(m or fm or change)begin case(m)2: begin ////////2:調節(jié)時間功能; if(fm)begin count1Elsebegin counta0: begin {count1,count2,counta,countb,LD_min,LD_hour}module show(min1,sec1,amin,hour1,ahour,MSH,MSL,SH,SL,MH,ML,min,sec,hour,mode)。input [7:0] min1,sec1,amin。input [7:0] hour1,ahour。input[3:0] MSH,MSL,SH,SL,MH,ML。input mode。output [7:0] min,sec。output [7:0] hour。reg [7:0] min,sec。reg [7:0] hour。reg [1:0] m。always @(posedge mode)//mode 信號控制系統(tǒng)在三種功能間轉換begin if(m==4)mhourmin六實驗分析 七實驗總結八、參考資料《EDA技術實用教程》實驗箱使用說明;第四篇:EDA課程設計——數(shù)字時鐘Hefei UniversityEDA課程綜述論文題目: EDA課程綜述專 業(yè): 09通信(2)班姓 名: 唐吉祥學 號: 0905072035 指導老師: 查長軍前言隨著基于PLD的EDA技術的發(fā)展和應用領域的擴大和深入,EDA技術在電子信息、通信、自動控制及計算機應用領域的重要性日益提高。作為現(xiàn)在的大學生應熟練掌握這門技術,為以后的發(fā)展打下良好的基礎,本實驗設計是應用QuartusII環(huán)境及VHDL語言設計一個時間可調的數(shù)字時鐘。使自己熟練使用QuartusII環(huán)境來進行設計,掌握VHDL語言的設計方法。要注重理論與實踐之間的不同,培養(yǎng)自己的實踐能力!目錄一、課程設計任務及要求............................................................................................3..........................................................................................................3 ..........................................................................................................3二、整體設計思想........................................................................................................3......................................................................................3 ......................................................................................................4三、詳細設計................................................................................................................4:..............................................................................4 產生電路..................................................................................4 、調分信號的產生......................................................................4 .......................................................................................5 ..........................................................................................................5 ..........................................................................................................6...................................................................................6 ...................................................................................7 ...................................................................................7 ...............................................................................................8 .............................................................................................10 .............................................................................................11 .............................................................................................11四、設計總結..............................................................................................................12五、附錄......................................................................................................................12 VHDL源程序..................................................................................................12 ....................................................................................................17一、課程設計任務及要求1)掌握VHDL語言的基本運用2)掌握QuartusII的簡單操作并會使用EDA實驗箱 3)掌握一個基本EDA課程設計的操作1)有時、分、秒計數(shù)顯示功能,小時為24進制,分鐘和秒為60進制以24小時循環(huán)計時2)設置復位、清零等功能3)有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間 4)時鐘計數(shù)顯示時有LED燈顯示二、整體設計思想1)時、分、秒計時器時計時器為一個24進制計數(shù)器,分、秒計時器均為60進制計數(shù)器。當秒計時器接受到一個秒脈沖時,秒計數(shù)器開始從1計數(shù)到60,此時秒顯示器將顯示00、00...、500;每當秒計數(shù)器數(shù)到00時,就會產生一個脈沖輸出送至分計時器,此時分計數(shù)器數(shù)值在原有基礎上加1,其顯示器將顯示00、00...、500;每當分計數(shù)器數(shù)到00時,就會產生一個脈沖輸出送至時計時器,此時時計數(shù)器數(shù)值在原有基礎上加1,其顯示器將顯示00、00...、200。即當數(shù)字鐘運行到23點59分59秒時,當秒計時器在接受一個秒脈沖,數(shù)字鐘將自動顯示00點00分00秒。2)校時電路當開關撥至校時檔時,電子鐘秒計時工作,通過時、分校時開關分別對時、分進行校對,開關每按1次,與開關對應的時或分計數(shù)器加1,當調至需要的時與分時,撥動reset開關,電子鐘從設置的時間開始往后計時。三、詳細設計: 產生電路數(shù)字鐘以其顯示時間的直觀性、走時準確性作為一種計時工具,數(shù)字鐘的基本組成部分離不開計數(shù)器,在控制邏輯電路的控制下完成預定的各項功能。由晶振產生的頻率非常穩(wěn)定的脈沖,經整形、穩(wěn)定電路后,產生一個頻率為1Hz的、非常穩(wěn)定的計數(shù)時鐘脈沖。、調分信號的產生由計數(shù)器的計數(shù)過程可知,正常計數(shù)時,當秒計數(shù)器(60進制)計數(shù)到59 時,再來一個脈沖,則秒計數(shù)器清零,重新開始新一輪的計數(shù),而進位則作為分計數(shù)器的計數(shù)脈沖,使分計數(shù)器計數(shù)加1。現(xiàn)在我們把電路稍做變動:把秒計數(shù)器的進位脈沖和一個頻率為2Hz的脈沖信號同時接到一個2選1數(shù)據選擇器的兩個數(shù)據輸入端,而位選信號則接一個脈沖按鍵開關,當按鍵開關不按下去時(即為0),則數(shù)據選擇器將秒計數(shù)器的進位脈沖送到分計數(shù)器,此時,數(shù)字鐘正常工作;當按鍵開關按下去時(即為1),則數(shù)據選擇器將另外一個2Hz 的信號作為分計數(shù) 器的計數(shù)脈沖,使其計數(shù)頻率加快,當達到正確時間時,松開按鍵開關,從而達到調時的目的。調節(jié)小時的時間也一樣的實現(xiàn)。由計數(shù)部分、數(shù)據選擇器、譯碼器組成,是時鐘的關鍵部分。計數(shù)部分:由兩個60進制計數(shù)器和一個24 進制計數(shù)器組成,其中60 進制計數(shù)器可用6 進制計數(shù)器和10 進制計數(shù)器構成;24 進制的小時計數(shù)同樣可用6 進制計數(shù)器和10 進制計數(shù)器得到:當計數(shù)器計數(shù)到24 時,“2”和“4”同時進行清零,則可實現(xiàn)24 進制計數(shù)。數(shù)據選擇器:84 輸入14 輸出的多路數(shù)據選擇器,因為本實驗用到了8個數(shù)碼管(有兩個用來產生隔離符號‘—’)。譯碼器:七段譯碼器。譯碼器必須能譯出‘—’,由實驗二中譯碼器真值表可得:字母F 的8421BCD 碼為“1111”,譯碼后為“1000111”,現(xiàn)在如果只譯出‘—’,即字母F的中間一橫,則譯碼后應為“0000001”,這樣,在數(shù)碼管上顯示的就為‘—’。根據系統(tǒng)設計要求,系統(tǒng)設計采用自頂向下設計方法,由時鐘分頻部分、計時部分、按鍵部分調時部分和顯示部分五個部分組成。這些模塊都放在一個頂層文件中。1)時鐘計數(shù):首先下載程序進行復位清零操作,電子鐘從00:00:00計時開始。sethour可以調整時鐘的小時部分, setmin可以調整分鐘,步進為1。由于電子鐘的最小計時單位是1s,因此提供給系統(tǒng)的內部的時鐘頻率應該大于1Hz,這里取100Hz。CLK端連接外部10Hz的時鐘輸入信號clk。對clk進行計數(shù),當clk=10時,秒加1,當秒加到60時,分加1;當分加到60時,時加1;當時加到24時,全部清0,從新計時。用6位數(shù)碼管分別顯示“時”、“分”、“秒”,通過OUTPUT(6 DOWNTO 0)上的信號來點亮指定的LED七段顯示數(shù)碼管。2)時間設置:手動調節(jié)分鐘、小時,可以對所設計的時鐘任意調時間,這樣使數(shù)字鐘真正具有使用功能。我們可以通過實驗板上的鍵7和鍵4進行任意的調整,因為我們用的時鐘信號均是1HZ的,所以每LED燈變化一次就來一個脈沖,即計數(shù)一次。3)清零功能: reset為復位鍵,低電平時實現(xiàn)清零功能,高電平時正常計數(shù)。可以根據我們自己任意時間的復位
點擊復制文檔內容
職業(yè)教育相關推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1